logo资料库

TMS320F28035中文资料.pdf

第1页 / 共152页
第2页 / 共152页
第3页 / 共152页
第4页 / 共152页
第5页 / 共152页
第6页 / 共152页
第7页 / 共152页
第8页 / 共152页
资料共152页,剩余部分请下载后查看
1 TMS320F2803x(Piccolo) 微控制器 (MCU)
1.1 特性
1.2 说明
1.3 开始使用
内容
2 简介
2.1 引脚分配
2.2 信号说明
3 功能概述
3.1 方框图
3.2 内存映射
3.3 简要说明
3.3.1  CPU
3.3.2  控制律加速器 (CLA)
3.3.3 内存总线(哈弗总线架构)
3.3.4 外设总线
3.3.5 实时 JTAG 和分析
3.3.6 闪存
3.3.7 M0,M1 SARAM
3.3.8 L0 SARAM,和 L1,L2,和 L3 DPSARAM
3.3.9 引导 ROM
3.3.9.1 仿真引导
3.3.9.2 GetMode
3.3.9.3 引导加载器使用的外设引脚
3.3.10 安全性
3.3.11 外设中断扩展 (PIE) 块
3.3.12 外部中断 (XINT1-XINT3)
3.3.13 内部零引脚振荡器、振荡器、和 PLL
3.3.14 安全装置
3.3.15 外设时钟
3.3.16 低功耗模式
3.3.17 外设帧 0,1,2,3 (PFn)
3.3.18 通用输入/输出 (GPIO) 复用器
3.3.19 32 位 CPU 定时器 (0,1,2)
3.3.20 控制外设
3.3.21 串行端口外设
3.4 寄存器映射
3.5 器件仿真寄存器
3.6 中断
3.6.1 外部中断
3.7 VREG/BOR/POR
3.7.1 片载电压稳压器 (VREG)
3.7.1.1 使用片载 VREG
3.7.1.2 禁用片载 VREG
3.7.2 片载加电复位 (POR) 和欠压复位 (BOR) 电路
3.8 系统控制
3.8.1 内部零引脚振荡器
3.8.2 晶体振荡器选项
3.8.3 基于 PLL 的时钟模块
3.8.4 输入时钟的损耗(NMI 安全装置功能)
3.8.5 CPU 安全装置模块
3.9 低功耗模式块
4 外设
4.1 控制律加速器 (CLA) 概述
4.2 模拟时钟
4.2.1 ADC
4.2.1.1 特性
4.2.2 ADC MUX
4.2.3 比较器块
4.3 串行外设接口 (SPI) 模块
4.4 串行通信接口 (SCI) 模块
4.5 本地互连网络 (LIN)
4.6 增强型控制器局域网络 (eCAN) 模块
4.7 内部集成电路 (I2C)
4.8 增强型 PWM 模块 (ePWM1/2/3/4/5/6/7)
4.9 高分辨率 PWM (HRPWM)
4.10 增强型捕捉模块 (eCAP1)
4.11 高分辨率捕捉 (HRCAP) 模块
4.12 增强型正交编码器脉冲 (eQEP)
4.13 JTAG 端口
4.14 GPIO MUX
5 器件支持
5.1 器件和开发支持工具命名规则
5.2 相关文档 
5.3 社区资源
6 电气规范
6.1 最大绝对额定值
6.2 建议的运行条件
6.3 电气特性
6.4 流耗
6.4.1 减少流耗
6.4.2 流耗图(VREG 被启用)
6.5 散热设计考虑
6.6 针对 MCU 的无信号缓冲的仿真器连接
6.7 时序参数符号
6.7.1 定时参数的通用注释
6.7.2 测试负载电路
6.7.3 器件时钟表
6.8 时钟要求和特性
6.9 电源排序
6.10 通用输入/输出 (GPIO)
6.10.1  GPIO - 输出时序
6.10.2  GPIO - 输入时序
6.10.3 针对输入信号的采样窗口宽度
6.10.4 低功耗唤醒定时
6.11 增强型控制外设
6.11.1 增强型脉宽调制器 (ePWM) 时序
6.11.2 可编程控制故障区输入定时
6.11.3 高分辨率 PWM (HRPWM)定时
6.11.4 增强型捕捉 (eCAP) 时序
6.11.5 高分辨率捕捉 (HRCAP) 时序
6.11.6 增强型正交编码器脉冲 (eQEP) 时序
6.11.7 ADC 转换开始时序
6.11.8 外部中断时序
6.11.9 I2C 电气特性和时序
6.11.10 串行外设接口 (SPI) 主控模式时序
6.11.11 SPI 受控模式时序
6.11.12 片载比较器 / DAC
6.11.13 片载模数转换器
6.11.13.1 内部温度传感器
6.11.13.2 ADC 加电控制位定时
6.11.13.3 ADC 顺序和同时时序
6.12 详细说明
6.13 闪存定时
7 H-至-I 修订历史记录
8 G-至-H 修订历史记录
9 热性能/机械数据
TMS320F28030, TMS320F28031, TMS320F28032 TMS320F28033, TMS320F28034, TMS320F28035 www.ti.com.cn ZHCS864I –APRIL 2009–REVISED JULY 2012 查查询询样样品品: TMS320F28030, TMS320F28031, TMS320F28032, TMS320F28033, TMS320F28034, TMS320F28035 Piccolo 微微控控制制器器 1 TMS320F2803x( Piccolo™) 微微控控制制器器 (MCU) 1.1 特特性性 • 亮亮点点 123 – 高高效效 32 位位中中央央处处理理单单元元 (CPU) ( TMS320C28x™) – 60MHz 器器件件 – 3.3V 单单电电源源 – 集集成成型型加加电电和和欠欠压压复复位位 – 两两个个内内部部零零引引脚脚振振荡荡器器 – 多多达达 45 个个复复用用通通用用输输入入输输出出 (GPIO) 引引脚脚 – 三三个个 32 位位 CPU 定定时时器器 – 片片载载闪闪存存,,SRAM,,OTP 内内存存 – 代代码码安安全全模模块块 – 串串行行端端口口外外设设 (SCI/SPI/I2C/LIN/eCAN) – 增增强强型型控控制制外外设设 • 增增强强型型脉脉宽宽调调制制器器 (ePWM) • 高高分分辨辨率率 PWM (HRPWM) • 增增强强型型捕捕捉捉 (eCAP) • 个个高高分分辨辨率率输输入入捕捕获获 (HRCAP) • 增增强强型型正正交交编编码码器器脉脉冲冲 (eQEP) • 模模数数转转换换器器 (ADC) • 片片载载温温度度传传感感器器 • 比比较较器器 – 56 引引脚脚,,64 引引脚脚,,和和 80 引引脚脚 封封装装 • 低低器器件件和和系系统统成成本本:: – 3.3V 单单电电源源 – 无无需需电电源源排排序序 – 集集成成型型加加电电复复位位和和欠欠压压复复位位 – 低低功功率率 – 无无模模拟拟支支持持引引脚脚 • 计计时时: – 两两个个内内部部零零引引脚脚振振荡荡器器 – 片片载载晶晶振振振振荡荡器器/外外部部时时钟钟输输入入 – 支支持持动动态态锁锁相相环环路路 (PLL) 比比率率变变化化 – 安安全全装装置置定定时时器器模模块块 – 丢丢失失时时钟钟检检测测电电路路 • 多多达达 45 个个具具有有输输入入滤滤波波功功能能可可单单独独编编程程的的多多路路复复用用 通通用用输输入入输输出出 (GPIO) 引引脚脚 • 可可支支持持所所有有外外设设中中断断的的外外设设中中断断扩扩展展 (PIE) 模模块块 • 三三个个 32 位位 CPU 定定时时器器 • 每每个个 ePWM 模模块块中中的的独独立立 16 位位定定时时器器 • 片片载载存存储储器器 – 闪闪存存,,SRAM,,OTP,,引引导导 ROM 可可用用 • 128 位位安安全全密密钥钥/锁锁 – 保保护护安安全全内内存存块块 – 防防止止固固件件逆逆向向工工程程 • 高高效效 32 位位中中央央处处理理单单元元 (CPU) ( TMS320C28x™) • 串串行行端端口口外外设设 – 60MHz((16.67ns 周周期期时时间间)) – 16 x 16 和和 32 x 32 介介质质访访问问控控制制 (MAC) 运运算算 – 16 x 16 双双 MAC – 哈哈佛佛 (Harvard) 总总线线架架构构 – 连连动动运运算算 – 快快速速中中断断响响应应和和处处理理 – 统统一一存存储储器器编编程程模模型型 – 高高效效代代码码((使使用用 C/C++ 和和汇汇编编语语言言)) • 可可编编程程控控制制律律加加速速器器 (CLA) – 32 位位浮浮点点算算术术加加速速器器 – 独独立立于于主主 CPU 之之外外的的代代码码执执行行 • 字字节节序序::小小端端序序 – 一一个个 SCI(UART) 模模块块 – 两两个个 SPI 模模块块 – 一一个个内内部部集集成成电电路路 (I2C) 总总线线 – 一一个个本本地地互互连连网网络络 (LIN) 总总线线 – 一一个个增增强强型型控控制制器器局局域域网网络络 (eCAN) 总总线线 • 高高级级仿仿真真特特性性 – 分分析析和和断断点点功功能能 – 借借助助硬硬件件的的实实时时调调试试 • 2803x 封封装装 – 56 引引脚脚 RSH 超超小小四四方方扁扁平平((无无铅铅))(VQFN) 封封 装装 – 64 引引脚脚薄薄型型四四方方扁扁平平 (TQFP) 封封装装 – 80 引引脚脚 PN 薄薄型型四四方方扁扁平平 (LQFP) 封封装装 1 Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet. 2Piccolo, TMS320C28x, C28x, TMS320C2000, Code Composer Studio, XDS510, XDS560 are trademarks of Texas Instruments. 3All other trademarks are the property of their respective owners. UNLESS OTHERWISE NOTED this document contains PRODUCTION DATA information current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters. 版权 © 2009–2012, Texas Instruments Incorporated English Data Sheet: SPRS584
TMS320F28030, TMS320F28031, TMS320F28032 TMS320F28033, TMS320F28034, TMS320F28035 ZHCS864I –APRIL 2009–REVISED JULY 2012 www.ti.com.cn 1.2 说说明明 F2803x Piccolo™ 系列微控制器为 C28x™ 内核和控制律加速器 (CLA) 供电,此内核和 CLA 与低引脚数量 器件中的高集成控制外设向耦合。 该系列的代码与以往基于 C28x 的代码相兼容,并且提供了很高的模拟集 成度。 一个内部电压稳压器允许单一电源轨运行。 对 HRPWM 模块实施了改进,以提供双边缘控制 (调频)。 增 设了具有内部 10 位基准的模拟比较器,并可直接对其进行路由以控制 PWM 输出。 ADC 可在 0V 至 3.3V 固定全标度范围内进行转换操作,并支持公制比例 VREFHI / VREFLO 基准。 ADC 接口专门针对低开销/低延迟 进行了优化。 1.3 开开始始使使用用 这一部分提供了当为一个 C28x 器件进行首次开发时所采取步骤的简要概括。 有关这些步骤的详细情况,请 参阅: • 《开始使用 TMS320C28x 数字信号控制器》(文献编号SPRAAM0)。 • C2000 开始使用网站 (http://www.ti.com/c2000getstarted) • TMS320F28x MCU 开发和实验者工具 (http://www.ti.com/f28xkits) 2 TMS320F2803x( Piccolo™) 微控制器 (MCU) 版权 © 2009–2012, Texas Instruments Incorporated
TMS320F28030, TMS320F28031, TMS320F28032 TMS320F28033, TMS320F28034, TMS320F28035 www.ti.com.cn ZHCS864I –APRIL 2009–REVISED JULY 2012 1 TMS320F2803x( Piccolo™) 微微控控制制器器 (MCU) ....... 1 1.1 特性 .................................................. 1 1.2 说明 .................................................. 2 1.3 开始使用 ............................................. 2 2 简简介介 ......................................................... 4 2.1 引脚分配 ............................................. 7 2.2 信号说明 ............................................ 11 3 功功能能概概述述 .................................................. 19 3.1 方框图 .............................................. 19 3.2 内存映射 ............................................ 20 3.3 简要说明 ............................................ 27 3.4 寄存器映射 ......................................... 36 3.5 器件仿真寄存器 ..................................... 38 3.6 中断 ................................................. 39 VREG/BOR/POR ................................... 43 3.7 3.8 系统控制 ............................................ 45 3.9 低功耗模式块 ....................................... 53 4 外外设设 ....................................................... 54 4.1 控制律加速器 (CLA) 概述 ........................... 54 4.2 模拟时钟 ............................................ 57 4.3 串行外设接口 (SPI) 模块 ........................... 63 4.4 串行通信接口 (SCI) 模块 ........................... 66 4.5 本地互连网络 (LIN) ................................. 69 4.6 增强型控制器局域网络 (eCAN) 模块 ............... 72 4.7 内部集成电路 (I2C) ................................. 76 4.8 增强型 PWM 模块 (ePWM1/2/3/4/5/6/7) ........... 78 4.9 高分辨率 PWM (HRPWM) .......................... 84 4.10 增强型捕捉模块 (eCAP1) ........................... 85 4.11 高分辨率捕捉 (HRCAP) 模块 ....................... 87 4.12 增强型正交编码器脉冲 (eQEP) ..................... 89 4.13 JTAG 端口 .......................................... 91 4.14 GPIO MUX ......................................... 92 5 器器件件支支持持 .................................................. 96 5.1 器件和开发支持工具命名规则 ...................... 96 5.2 相关文档  ......................................... 98 5.3 社区资源 ............................................ 99 6 电电气气规规范范 ................................................ 101 6.1 最大绝对额定值 ................................... 101 6.2 建议的运行条件 ................................... 101 6.3 电气特性 ........................................... 102 6.4 流耗 ................................................ 103 6.5 散热设计考虑 ...................................... 107 6.6 针对 MCU 的无信号缓冲的仿真器连接 ............ 107 6.7 时序参数符号 ...................................... 108 6.8 时钟要求和特性 ................................... 111 6.9 电源排序 ........................................... 112 6.10 通用输入/输出 (GPIO) ............................. 114 6.11 增强型控制外设 .................................... 121 6.12 详细说明 ........................................... 142 6.13 闪存定时 ........................................... 143 7 H-至至-I 修修订订历历史史记记录录 ................................... 145 8 G-至至-H 修修订订历历史史记记录录 ................................. 146 9 热热性性能能/机机械械数数据据 ....................................... 147 版权 © 2009–2012, Texas Instruments Incorporated 内容 3
TMS320F28030, TMS320F28031, TMS320F28032 TMS320F28033, TMS320F28034, TMS320F28035 ZHCS864I –APRIL 2009–REVISED JULY 2012 www.ti.com.cn 2 简简介介 表 2-1列出了TMS320F2803x器件的特性。 4 简介 版权 © 2009–2012, Texas Instruments Incorporated
www.ti.com.cn ZHCS864I –APRIL 2009–REVISED JULY 2012 功功能能:: 类类型型(1) 28030 (60MHz) 28031 (60MHz) 28032 (60MHz) 28033 (60MHz) 28034 (60MHz) 28035 (60MHz) 表表 2-1. 硬硬件件特特性性 TMS320F28030, TMS320F28031, TMS320F28032 TMS320F28033, TMS320F28034, TMS320F28035 封封装装类类型型 指令周期 控制律加速器 片载闪存(16 位字) 片载 SARAM(16 位字) 片载闪存 / SARAM/OTP 块的代码安全 引导 ROM (8K X 16) 一次性可编程 (OTP) ROM(16 位字) ePWM 输出 eCAP 输入 eQEP 模块 安全装置定时器 每秒百万次采样 (MSPS) 转换时间 12 位 ADC 通道 温度传感器 双采样保持 32 位 CPU 定时器 高分辨率 ePWM 通道 高分辨率捕获 (HRCAP) 模块 带有集成数模转换器 (DAC) 的比较器 内部集成电路 (I2C) 增强型控制器局域网络 (eCAN) 本地互连网络 (LIN) 串行外设接口 (SPI) 串行通信接口 (SCI) I/O引脚(共 用) 外部中断 GPIO AIO 电源电压(标称值) - 0 - - - - - 1 0 0 - 3 - 1 0 0 0 0 0 1 0 - - - - 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN 16.67ns 16.67ns 否 16K 6K 支持 支持 1K 12 1 1 支持 2.0 否 32K 8K 支持 支持 1K 12 1 1 支持 2.0 8 14 16.67ns 不支持 32K 10K 支持 支持 1K 12 1 1 支持 4.6 16.67ns 支持 32K 10K 支持 支持 1K 12 1 1 支持 4.6 8 14 16.67ns 不支持 64K 10K 支持 支持 1K 12 1 1 支持 4.6 8 14 16.67ns 支持 64K 10K 支持 支持 1K 12 1 1 支持 4.6 8 14 8 14 500.00ns 500.00ns 216.67ns 216.67ns 216.67ns 216.67ns 13 16 1 26 2 45 14 支持 支持 3 - - 3 1 1 1 1 1 33 6 3 3.3V 14 支持 支持 3 - - 3 1 1 1 1 1 33 6 3 3.3V 13 16 7 2 2 45 1 26 13 16 4 - 1 26 7 2 2 45 14 支持 支持 3 6 2 3 1 1 1 1 1 33 6 3 3.3V 14 支持 支持 3 6 2 3 1 1 1 1 1 33 6 3 3.3V 13 16 4 - 1 26 7 2 2 45 13 16 4 - 1 26 7 2 2 45 14 支持 支持 3 6 2 3 1 1 1 1 1 33 6 3 3.3V 14 支持 支持 3 6 2 3 1 1 1 1 1 33 6 3 3.3V 8 13 4 - 1 26 14 16 2 45 (1) 一个类型变化代表一个外设模块中的主要功能特性差异。 在一个外设类型内,器件之间会有细微差异,而这些差异不会影响模块的基本功能性。 这些特定器件差异显示在 《TMS320x28xx,28xxx DSP 外设参考手册》(文献编号SPNU566)列表中和外设参考指南中。 版权 © 2009–2012, Texas Instruments Incorporated 简介 5
TMS320F28030, TMS320F28031, TMS320F28032 TMS320F28033, TMS320F28034, TMS320F28035 ZHCS864I –APRIL 2009–REVISED JULY 2012 www.ti.com.cn 功功能能:: 类类型型(1) 28030 (60MHz) 28031 (60MHz) 28032 (60MHz) 28033 (60MHz) 28034 (60MHz) 28035 (60MHz) 表表 2-1. 硬硬件件特特性性 (continued) 封封装装类类型型 T:-40°C 至 105°C 温度选项 S:-40°C 至 125°C Q:-40°C 至 125°C(1) 产品状态(2) - - - - 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 80 引引脚脚 64 引引脚脚 56 引引脚脚 PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN PN LQFP PAG TQFP RSH VQFN 支持 支持 支持 支持 支持 支持 支持 支持 支持 支持 支持 支持 支持 TMS TMS 不支持 TMX 支持 TMS TMS 不支持 TMX 支持 TMS TMS 不支持 TMX 支持 TMS TMS 不支持 TMX 支持 TMS TMS 不支持 TMX 支持 TMS TMS 不支持 TMX “Q”是指针对汽车应用的 Q100 认证技术规范。 (1) (2) 器件级说明,请见节 5.1,器件和开发支持工具命名规则。 “TMS”产品状态表示一个完全合格的生产器件。 “TMX”产品状态表示一个试验器件,此试验器件并不一定代表最终器件的电气规 范。 6 简介 版权 © 2009–2012, Texas Instruments Incorporated
www.ti.com.cn 2.1 引引脚脚分分配配 TMS320F28030, TMS320F28031, TMS320F28032 TMS320F28033, TMS320F28034, TMS320F28035 ZHCS864I –APRIL 2009–REVISED JULY 2012 图 2-1显示了 56 引脚 RSH 小型四方扁平(无引线)封装 (VQFN) 引脚分配。图 2-2显示了 64 引脚 PAG 薄 型四方扁平封装 (TQFP) 引脚分配。图 2-3显示 80 引脚 PN 薄型四方扁平封装 (LQFP) 引脚分配。 56 引脚 RSH 封装上的信息/数据为“TMX”。 “TMX”产品状态表示一个试验器件,此试验器件并 不一定代表最终器件的电气规范。 器件级说明,请见节 5.1,器件和开发支持工具命名规则。 注注 版权 © 2009–2012, Texas Instruments Incorporated 简介 7
TMS320F28030, TMS320F28031, TMS320F28032 TMS320F28033, TMS320F28034, TMS320F28035 ZHCS864I –APRIL 2009–REVISED JULY 2012 www.ti.com.cn A. 这个图表显示了 56 引脚 RSH 封装的顶视图。 阴影表示端子实际上在封装的底部。 56 引脚 RSH 机械制图,请 见Section 9,热/机械数据。 B. 引脚 13:VREFHI和 ADCINA0 共用 56 引脚 RSH 器件上的同一引脚并且它们不可同时使用。 C. 引脚 15:VREFLO被一直连接至 56 引脚 RSH 器件上的 VSSA。 图图 2-1. 2803x 56 引引脚脚 RSH VQFN((顶顶视视图图)) 8 简介 版权 © 2009–2012, Texas Instruments Incorporated 1234567891011121314151617181920212223242526272856555453525150494847464544434241403938373635343332313029GPIO22/EQEP1S/LINTXAGPIO23/EQEP1I/LINRXAVDDVSSXRSTRSTADCINA7ADCINA6/COMP3A/AIO6ADCINA4/COMP2A/AIO4ADCINA3ADCINA2/COMP1A/AIO2ADCINA1ADCINA0/VREFHIVDDAGPIO18/SPICLKA/LINTXA/XCLKOUTGPIO17/SPISOMIA/TZ3GPIO16/SPISIMOA/TZ2GPIO12//SCITXDATZ1GPIO7/EPWM4B/SCIRXDAGPIO6/EPWM4A/EPWMSYNCI/EPWMSYNCOX2X1VSSVDDGPIO19/XCLKIN//LINRXA/ECAP1SPISTEAGPIO38/TCK/XCLKINGPIO37/TDOGPIO35/TDIVSSA/VREFLOADCINB1ADCINB2/COMP1B/AIO10ADCINB3ADCINB4/COMP2B/AIO12ADCINB6/COMP3B/AIO14ADCINB7GPIO31/CANTXAGPIO30/CANRXAGPIO29/SCITXDA/SCLA/TZ3VSSVDDIOTEST2GPIO28/SCIRXDA/SDAA/TZ2GPIO36/TMSGPIO5/EPWM3B/SPISIMOA/ECAP1GPIO4/EPWM3AGPIO3/EPWM2B/SPISOMIA/COMP2OUTGPIO2/EPWM2AGPIO1/EPWM1B/COMP1OUTGPIO0/EPWM1AVDDIOVSSVDDVREGENZGPIO34/COMP2OUT/COMP3OUTGPIO20/EQEP1A/COMP1OUTGPIO21/EQEP1B/COMP2OUT
分享到:
收藏