·76· 《测控技术》2005 年第 24 卷第 5 期 文章编号：1000–8829(2005)05–0076–03 用 CPLD 实现线阵 CCD 的驱动 Using CPLD to Design the Drivers of Linear CCD (北京航空航天大学 精密仪器及机械系，北京 100083) 张金凤，王海涌，申功勋 摘要：介绍了用复杂可编程逻辑器件（CPLD）设计线 阵 CCD 驱动脉冲的方法，用一片 XC9572 设计出 TCD1501D 正常工作所需的驱动波形。 关键词：复杂可编程逻辑器件；线阵 CCD 的驱动器 中图分类号： TP21 文献标识码：B Abstract: A method to design the drivers of linear CCD with CPLD is introduced, it is that using one piece of XC9572 to design the drivers of TCD1501D. Key words: CPLD; the drivers of linear CCD 以前人们设计线阵 CCD 的驱动电路常采用逻辑 电路和门电路的组合方式，这种方式用到的元器件较 多、电路较复杂，常导致电路设计周期长和电路板小 型 化 困 难 。 复 杂 可 编 程 逻 辑 器 件 (CPLD ，complex programmable logic device)由于具有集成度高、能实现 较大规模电路集成、可用配套软件验证设计结果等优 点，在数字电路设计领域得到广泛应用。用一片 CPLD 来实现 CCD 的驱动，既可以节省元器件，又可以节省 电路板的空间，同时可以缩短设计周期。 1 设计过程 XC9572 是 Xilinx 公司生产的 CPLD，它有 72 个 宏单元和 72 个寄存器，可用门数达 1 600 个，可以满 足本设计的要求 。用频率为 20 MHz 的晶振作为 XC9572 的基准时钟输入。TCD1501D 的驱动脉冲和输 出信号波形如图 1 所示。 其中 SH 为转移脉冲，RS—— 为钳位 脉冲，SP—— 为采样/保持脉冲，φ1E,O,B 为第一项驱动脉 冲，φ2E,O,B 为第二项驱动脉冲，OS 为输出信号。各 个脉冲的时序关系如图 2 所示。 收稿日期：2004–11–02 作者简介：张金凤（1978—），女，天津人，硕士，主要从事精 密仪器方面的研究工作。 为复位脉冲，CP—— 300 50 100 500 0 0 t1,t5 t6,t7 t2,t4 代号 1000 t8, t10 表 1 参数表 SH 脉冲宽度/ns SH,φ1E,O 脉冲时序/ns SH 脉冲上升、下降时间/ns φ1, φ2 脉冲上升、下降时间/ns 图 2 中各时间要求满足的参数如表 1 所示。 参数名 和RS—— 和CP—— RS—— 脉冲上升、下降时间/ns RS—— 脉冲宽度/ns SP—— 脉冲上升、下降时间/ns SP—— 脉冲宽度/ns SP—— CP—— 脉冲上升、下降时间/ns CP—— 脉冲宽度/ns RS—— φ1B, φ2B 和CP—— 的脉冲时序/ns 的脉冲时序/ns 视频数据延迟时间/ns 的脉冲时序/ns t17,t19 t15,t16 – – t11,t13 0 0 – 50 30 20 – t12 t14 t18 t20 20 0 – 0 20 20 0 100 20 250 20 t3 t9 t21 最小值 典型值 最大值 0 – – – – – – – – – – – – – – 用 VerilogHDL 作为 CPLD 的开发语言，转移脉冲 SH 是采用 Mealy 型有限状态机实现的。其状态转移图 如图 3 所示(每个状态的转移都在 CLK 的上升沿发 生)。 其中 SHR 是为 CCD 输出的视频信号进行 A/D 转 换与 CPLD 生成 CCD 驱动脉冲的同步信号。count 为 4 位计数器，初值置 0。状态机在 5 个状态间循环，其 仿真波形如图 5 所示。 从仿真结果可以看出，只要 SHR 有下降沿，SH 就会产生 2TCLK 的低电平和 10TCLK 的高电平，由于 每个时钟周期为 50 ns，所以 SH 脉冲满足要求。 因为 CPLD 输出的脉冲不能直接驱动 CCD，PCB 板中 CPLD 和 CCD 之间需要加驱动电路，所以 CPLD 输出的波形刚好与 CCD 要求的驱动脉冲波形反相。下 面说明以 CLK 作为同步时钟，由 SH 为基准生成RS—— ， 

用 CPLD 实现线阵 CCD 的驱动 ·77· SH ，SP—— RS—— CP—— CS ，CP—— 和SP—— 均 φ1E,O,B φ2E,O,B CP—— ，φ1E,O,B 和φ2E,O,B 脉冲信号，其中φ1E,O,B 用 f1 表示，φ2E,O,B 用 f2 表示。在 VerilogHDL 中上述 波形采用 Mealy 型有限状态机实现，它的状态转换图 如图 4 所示，其中的 Count1 为 4 位计数器，初值置 0。 VerilogHDL 程序的仿真波形如图 6 所示。 从图 6 中可以看出，SH，f1，f2，RS—— 满足图 2 对各驱动脉冲波形的时间要求。 DOS SP—— OS (采保输出) SH, φ1 时序 t2 t3 t4 φ1B φ2B RS—— CP—— t1 t5 SH φ1 时序要求 φ1E,O 2 设计总结 (1)整个设计以 20 MHz 晶振作为 CPLD 的基准时 钟信号。 (2)为了满足时间 t1 的要求，充分利用了 SHR 信 号，由 SHR 信号再产生 SH 信号。 (3)在状态机中利用计数器产生延时。 积分时间 5000 像元 12 哑元 n 个空操作 64 哑元 一帧输出数据 图 1 TCD1501D 的驱动脉冲和输出信号波形 φ1, φ2, RS——, CP——, OS, SP—— 时序 t7 t21 t20 t8 t9 t10 t18 t16 t17 t19 t6 t15 φ2 GND GND OS t14 1.5V (MIN) 1.5V (MIN) SP—— t12 t11 t13 图 2 CCD 驱动脉冲时序图 视频信号 

·78· Count<2 Count<4 S0 !SHR/!SH count=2 SH=1,SHR=1 count=0 SHR S1 !SHR/SH SHR !SHR/SH count=4 Idle !SHR/!SH SHR SHR count<24 S3 !SHR/!SH count=24 S2 《测控技术》2005 年第 24 卷第 5 期 S6 !SH S0 !SH !SH Count>5 !SH Count<=5 SH=1 SH=1 S1 Start SH=1 SH=1 !SH SH=1 !SH SH=1 S2 SH=1 !SH Idle SH=1 S5 !SH S4 !SH S3 图 3 实现 SH 的状态转移图 图 4 生成 CCD 驱动脉冲的状态转移图 CLOCK/CLK CLOCK/SHR CLOCK/SH CLOCK/TX_FILE CLOCK/TX_ERROR CCD/CLK CCD/SH CCD/f1 CCD/f2 CCD/RS CCD/CP CCD/SP CCD/PPLD CCD/TX_FILE CCD/TX_ERROR 图 5 生成 SH 的仿真波形图 图 6 生成 CCD 驱动脉冲的仿真波形图 （上接第 75 页） 图 6 中，第一个计数器的计数输入端由 8253 的 OUT1、AD 转换的状态信号 SYS 以及由数据口的 D5、 D6、D7 位控制的译码器产生的片选信号 Y2，再通过 一些逻辑电路实现组合控制。使 A/D 每产生一个数， 6264 的地址就加 1。同时，AD 输出的 12 位数据送 6264 时，经 74HC245 缓冲传送。 3.5 数据输出 当数据缓冲区存满时，状态口的 D3 位由高电平变 为低电平即通知计算机读取数据。因为计算机的并行 口只有状态口 379H 是由外部输入计算机的，而状态口 又只有 5 位(D7～D3)是有效的，故必须将每字节的数 据分成低 4 位和高 4 位依次通过打印口读入。这一过 程的实现是利用 74HC244 来完成的。74HC244 的引脚 分为两组，通过控制 1G、2G，将一个字节的 8 位数据 分成高 4 位和低 4 位依次输出。由于每次只读 4 位， 所以读入到计算机后应将数据再“拼装”成完整的 12 位数据。 参考文献： [1] 夏宇闻.复杂数字电路与 系统的 Verilog HD 设计 技术[M].北京:北京航空 航天大学出版社,1998. [2] 王 庆 友 .CCD 应 用 技 术 [M].天津:天津大学出版 社,2000. [3] 徐志军.大规模可编程逻 辑器件及其应用[M].成都: 电 子 科 技 大 学 出 版 社 , 2000. [4] 张 亮 . 数 字 电 路 设 计 与 Verilog HDL[M].北京:人 民邮电出版社,2000. □ 4 结束语 利用计算机并行口实现的状态监测与故障诊断系 统具有采集、通信速率快，控制简单、工程实现方便 以及系统成本低等优点。所研究的电机状态监测与故 障诊断系统已通过省级科技成果鉴定，具有很好的推 广应用价值。 参考文献： [1] 马宏忠,胡虔生,黄允凯,等. 转子绕组故障仿真与实验研究 [J]. 中国电机工程学报, 2003,23(4):107–112. [2] 刘敏林,宋智勇,罗远哲. 一个基于并行端口的数据采集、存 储及控制系统[J].测控技术,2003,22(9). [3] 王瑞福.单片机测控系统设计大全[M].北京:北京航空航天 大学出版社,1998-04. [4] 马宏忠,胡虔生.软件同步采样误差分析[J].电工技术学报, 1996,11(1):43–47. □