DSP最小系统原理图设计.doc-资料库

pybymbj1989-3095565-DSP最小系统原理图设计.doc.pdf-第1页.png

第1页 / 共12页

pybymbj1989-3095565-DSP最小系统原理图设计.doc.pdf-第2页.png

第2页 / 共12页

pybymbj1989-3095565-DSP最小系统原理图设计.doc.pdf-第3页.png

第3页 / 共12页

pybymbj1989-3095565-DSP最小系统原理图设计.doc.pdf-第4页.png

第4页 / 共12页

pybymbj1989-3095565-DSP最小系统原理图设计.doc.pdf-第5页.png

第5页 / 共12页

pybymbj1989-3095565-DSP最小系统原理图设计.doc.pdf-第6页.png

第6页 / 共12页

pybymbj1989-3095565-DSP最小系统原理图设计.doc.pdf-第7页.png

第7页 / 共12页

pybymbj1989-3095565-DSP最小系统原理图设计.doc.pdf-第8页.png

第8页 / 共12页

1 DSP 简介 1.1 DSP 的应用领域在近 20 多年时间里，DSP 芯片的应用已经从军事、航空航天领域扩大到信号处理、通信、雷达、消费等许多领域。主要应用有信号处理、通信、语音、图形、图像、军事、仪器仪表、自动控制、医疗、家用电器等。 DSP 主要应用市场为 3C 领域，占整个市场需求的 90%。数字蜂窝电话是 DSP 最为重要的应用领域之一。由于 DSP 具有强大的计算能力，使得移动通信的蜂窝电话重新崛起，并创造了一批诸如 GSM、CDMA 等全数字蜂窝电话网。在 Modem 器件中，DSP 更是成效卓著，不仅大幅度提高了传输速率，且具有接收动态图像能力。另外，可编程多媒体 DSP 是 PC 领域的主流产品。以 XDSL Modem 为代表的高速通信技术与 MPEG 图像技术相结合，使得高品位的音频和视频形式的计算机数据有可能实现实时交换。目前的硬盘空间相当大，这主要得益于 CDSP（可定制 DSP）的巨大作用。预计在今后的 PC 机中，一个 DSP 即可完成全部所需的多媒体处理功能。DSP 也是消费类电子产品中的关键器件。由于 DSP 的广泛应用，数字音响设备的更新换代周期变得非常短暂。用于图像处理的 DSP，一种用于 JPEG 标准的静态图像数据处理；另一种用于动态图像数据处理。 1

1.2 DSP 的特点 DSP 芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的 CPU 还快 10-50 倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。 DSP 系统以 DSP 芯片为基础，具有以下优点。 1．高速性，DSP 运行速度高达 1000MIPS 以上 2．编程方便，可编程 DSP 可使设计人员在开发过程中灵活方便的对软件进行修改和升级。 3．稳定性好，DSP 系统以数字处理为基础，受环境温度及噪声的影响比较小，可靠性高。 4．可重复性好，数字系统的性能基本上不受元器件参数性能的影响，便于测试、调试和大规模生产。 5．集成方便，DSP 系统中的数字部件有高度的规范性，便于大规模集成。 6．性价比高常用的 DSP 价格在 5 美元以下。 2 TMS320VC5402 的硬件资源 TMS320VC5402 是 TI 的第七代 DSP 产品之一，它具有优化的 CPU 结构，内部有 1 个 40 位的算术逻辑单元(包括一个 40 位的桶式移位寄存器和 2 个独立的 40 位累加器)，一个 17×17 的乘法器和一个 40 位专用加法器，16K 字 RAM 空间和 4K×16bit ROM 空间。共 20 根地 2

址线，可寻址 64K 字数据区和 1M 字程序区，具有 64K I/O 空间。处理速度为 l00M IPS ，速度高、功耗低。 TMS320VC5402 采用修正的哈佛结构和 8 总线结构(4 条程序/数据总线和 4 条地址总线)，以提高运算速度和灵活性。在严格的哈佛结构中，程序存储器和数据存储器分别设在两个存储空间，这样，就允许取址和执行操作完全重叠。修正的哈佛结构中，允许在程序和数据空间之间传送数据，从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、位操作、乘法累加运算以及访问程序和数据存储器的强大功能。与修正的哈佛结构相配合， TMS320VC5402 还采用了一个 6 级深度的指令流水线，每条流水线之间彼此独立，在任何一个机器周期内可以有 1 至 6 条不同的指令在同时工作，每条指令工作在不同的流水线上，使指令的执行时间减小到最小和增大处理器的吞吐量。 TMS320VC5402 的硬件结构具有硬件乘法器、8 总线结构、功能强大的片内存储器配置和低功耗设计的特点。因此，可以进行高速并行处理，同时，集成度高可节省硬件开销，提高系统抗干扰性。它除了完成数字信号处理任务外，还可以兼顾通用单片机的操作任务，因此，它是集数字信号处理与通用控制电路于一体的多功能低功耗微处理器。综上所述 VC5402 的 CPU 结构特征如下。 (1)具有高性能的改进的哈佛总线结构，即具有三条独立的 16bit 数据存储器总线和一条 16bit 的程序存储器总线。 (2)具有一个 40bit 的算术逻辑单元，包括一个 40bit 的筒形移位器和两个独立的加法器。 (3)17×17bit 的并行乘法器与专用的 40bit 加法器相结合。 (4)具有专用于 Viter bi 蝶形算法的比较、选择、和存储单元(CSSU)。 3

(5)指数译码器可以在一个指令周期内求一个 40bit 累加数的指数值，这里的指数定义为累加器中没有数据占用的位数的个数减去 8。 (6)两个地址发生器、八个辅助寄存器和两个辅助寄存器算术单元(ARAU)。 3 TMS320VC5402 最小系统设计 3.1 系统硬件组成基于 TMS320C5402 最小系统系统框图。此最小系统主要由时钟及复位电路、JTAG 仿真调试接口电路以及供电系统，外加 WATCH DOG 电路等模块构成。系统框图如下：图 3.1 最小系统框图 4

3.2 各功能模块设计 3.2.1 5V 电源产生电路设计此电路主要功能是将 220V 的市电经变压器降成 9V 交流电，通过整流桥整流、电容滤波、再通过三端集成稳压器 78L05 输出稳 5V 电压，为 TPS73HD318 提供 5V 输入。电路连接图如下。图 3.2.1 电源产生电路原理图 3.2.2 复位和 WATCH DOG 电路设计通过按钮实现复位操作。当按钮按下时，将电容 C12 上的电荷通过按钮串接的电阻 R3 释放掉，使电容 C12 上的电压降为 0。当按钮松开时，由于电容 C12 上的电压不能突变，所以通过电阻 R2 进行充电，充电时间由 R2C12 的乘积值决定，一般要求大于 5 个外部时钟周期，可根据具体情况选择。这样就可以实现手动按钮复位。看门狗电路起着监视 DSP 动作的作用。系统在运行过程中通过 I/O 输出给看门狗的输入端 WDI 脚正脉冲，两次脉冲时间间隔不大于 1.6s，则 WDO 引脚永远为高电平，说明 DSP 程序执行正常。但如果程序跑飞，就不可能按时通过 I/O 输出发出正脉冲。当两次发出正脉冲的时间间隔大于 1.6s 时，看门狗便使 WDO置为低电平，将使系统复位。两模块的连 5

接方式如图所示。图 3.2.2 复位电路原理图 3.2.3 时钟电路和 JTAG 仿真调试接口电路设计利用 DSP 芯片内部的振荡器构成时钟电路，在芯片的 Xl 和 X2/CLKIN 引脚之间接入一个晶体，用于启动内部振荡器。目前流行的 DSP 都备有标准的 JTAG（Joint Test Action Group）接口，主要用于在线仿真调试。本设计中 DSP 和仿真器之间的连接电缆超过 6 in，将数据传输脚加上驱动，此上拉电阻取 10K。两模块与 TMS320C5402 的连接方式如图所示。 6

图 3.2.3 时钟电路和 JTAG 接口原理图 3.2.4 TMS320C5402 的电源设计 TMS320VC5402 采用了双电源供电机制，以获得更好的电源性能， 7

其工作电压为 3.3V 和 1.8V。其中，1.8V 主要为该器件的内部逻辑提供电压，包括 CPU 和其他所有的外设逻辑。与 3.3V 供电相比，1.8V 供电大大降低功耗。外部接口引脚仍然采用 3.3V 电压，便于直接与外部低压器件接口，而无需额外的电平变换电路。为 TPS73HD318 提供 5V 输入，就可以得到输出电压分别为 3.3V，1.8V，每路的最大输出电流为 750mA，并且提供两个宽度为 200ms 的低电平复位脉冲。其设计原理图如下图所示。图 3.2.4 TMS320C5402 电源原理图 8

资料库

DSP最小系统原理图设计.doc

相关推荐

课程资源

热门标签

最新资料