logo资料库

飞思卡尔MC9S08AW60数据手册(中文版).pdf

第1页 / 共255页
第2页 / 共255页
第3页 / 共255页
第4页 / 共255页
第5页 / 共255页
第6页 / 共255页
第7页 / 共255页
第8页 / 共255页
资料共255页,剩余部分请下载后查看
MC9S08AW60 数据手册 苏州大学飞思卡尔嵌入式系统研发中心翻译 http://sumcu.suda.edu.cn 2009 年 11 月
MC9S08AW60 特点 8 位 HCS08 中央处理单元( CPU )  40 MHz 的 HCS08 的 CPU (中央处理单元)  20 MHz 的内部总线频率  HC08 指令子集,增加了 BGND 指令  单线后台调试模式接口  断点的能力,允许单一的断点设置在线调试(在片内调试模块加了多于两个的 断点)  片内实时,在线仿真( ICE )带有两个比较器(在 BDM 中要加一) ,9 个 触发模式,以及片内总线捕获缓冲区。通常显示,在触发点之前或之后大约有 50 条指令。  支持多达 32 个中断/复位源 存储器选项  高达 60 KB 的片内在线可编程 FLASH 存储器,带有块保护和安全选项  高达 2 KB 的片内 RAM 时钟源选项  时钟源选项包括晶体,谐振器,外部时钟,或内部产生的时钟与精密 NVM 切 边 系统保护  可选的计算机正常操作(COP)复位  低电压检测与复位或中断  非法操作码检测与复位  非法地址检测与复位(一些设备不具有非法地址) 省电模式  Wait 另加两个 STOPS 外部设备  ADC-多达 16 个通道,10 位 AD 转换器与自动比较功能  SCI-两个串行通信接口模块与可选的 13 位中断  SPI 的-串行外设接口模块 IIC -集成电路互连总线模块运作高达 100 kbps 的最高总线负载;拥有更高的传  输速率与减少了负荷  Timers-1 个 2 通道和 1 个 6 通道 16 位定时器/脉冲宽度调制器( TPM )模块: 可选输入捕捉,输出比较,和边沿分布的 PWM 能力,在每个通道。每个定时器 模块,可配置为缓冲,对所有通道以 PWM( CPWM )为中心  KBI -高达 8 引脚键盘中断模块 输入/输出  高达 54 通用输入/输出( I / O )管脚  输入时,每个端口都有软件选择的上拉电阻  输出时,每个端口都有软件选择的回转速率控制  输出时,每个端口都有软件选择的驱动强度  主复位引脚和上电复位( POR )  内部上拉复位 , IRQ, 和 BKGD /MS 管脚,以减少客户的系统成本 RESET
封装选择 MC9S08AW60/48/32     64 引脚的四方扁平封装( QFP ) 64 引脚的低轮廓四方扁平封装( LQFP) 48 引脚的低轮廓四方扁平封装( QFN ) 44 引脚的低轮廓四方扁平封装( LQFP) MC9S08AW16   48 引脚的低轮廓四方扁平封装( QFN ) 44 引脚的低轮廓四方扁平封装( LQFP)
第一章 导言 1.1 概述 MC9S08AW60 , MC9S08AW48 , MC9S08AW32 和 MC9S08AW16 是低成本、高性 能 8 位微处理器单元(MCUs )HCS08 家族中的成员 。家族中所有的 MCUs 使用增强型 HCS08 核,且使用不同的模块,存储大小,存储器类型和封装类型。请参考表 1-1 存储器的 大小和封装类型。 表 1-2 总结了在 MC9S08AW60 系列中芯片的每个封装类型的可用外设。 芯片 MC9S08AW60 MC9S08AW48 MC9S08AW32 表1-1 MC9S08AW60系列的芯片 FLASH 63,280 49,152 32,768 RAM 2048 MC9S08AW16 16,384 1024 特点 ADC IIC IRQ KBI1 SCI1 SCI2 SPI1 TPM1 TPM1CLK TPM2 TPM2CLK I/;O 引脚 表1-2 每个封装的可用外设 64 引脚 16 通道 有 有 8 有 有 有 6 通道 有 2 通道 有 54 封装选项 48 引脚 8 通道 有 有 7 有 有 有 4 通道 无 2 通道 无 38 1.2 MCU框图 图 1-1 给出了 MC9S08AW60 MCU 的结构。 封装 64 QFP 64 LQFP 48 QFN 44 LQFP 48 QFN 44 LQFP 44 引脚 8 通道 有 有 6 有 有 有 4 通道 无 2 通道 无 34
图1-1 MC9S08AW60 MCU框图 注: 1. 如果是输入端口,端口引脚被软件配置为上拉装置。 2. 如果 IRQ 启用( IRQPE = 1 ),引脚包含软件配置上拉/下拉式设备。 如果上升沿检测被选定( IRQEDG = 1 ),下拉式启用。 3. IRQ 没有一个钳二极管电源 VDD’。IRQ 不应该在 VDD 上被驱动。 4. 引脚包含集成上拉装置。 5. 引脚 PTD7 , PTD3 , PTD2 和 PTG4 包含上拉和下拉式装置。下拉式启用,当 KBI 启用( KBIPEN = 1 )和上升沿被选定( KBEDGN = 1 )。 HCS08 内核 HCS08 系统控制 复位和中断 运行模式 电源管理 用户FLASH 用户RAM 字节 字节 字节 字节 字节 字节 内部时钟 生成器 低功耗振荡器 稳压器 调试 模块 串行通信 接口模块 IIC 模块 10位 模数 转换器 串行外设 接口模块 6通道定时器/PWM 模块 串行通信 接口模块 2通道定时器/PWM 模块 8位键盘 中断模块
表 1-3 列出了片内模块的功能版本。 表 1-3 模块的版本 模块 版本 AD 转换器(S08 ADC10) 内部时钟生成器(S08 ICG) 内部集成电路(S08 IIC) 键盘中断(S08 KBI) 串行通讯接口(S08 SCI) 串行外设接口(S08 SPI) 计时器脉冲宽度调制器( S08TPM ) 中央处理单元( S08 CPU ) 调试模块(DBG) 1 4 1 1 2 3 2 2 2 1.3 系统时钟分配 图1-2 系统时钟分配图 一些模块内的 MCU 有时钟源的选择。图 1-2 显示了一个简化的时钟接线图。ICG 提供 了时钟来源:  ICGOUT 是 ICG 模块的一个输出。它可以是下列之一: ― 外部晶体振荡器 ― 外部时钟源 ― 频率锁相环子模块中的输出数位控制振荡器(DCO) ― ICG 内的控制位确定连接哪个时钟源。  FFE 是一个控制信号,在 ICG 内部产生。如果 ICGOUT 的频率> 4 × ICGERCLK 的频率,这个信号是一个逻辑 1,固定频率的时钟将为 ICGERCLK / 2 。否则,固 定频率的时钟将为 BUSCLK 。 ICGLCLK — 开发工具可以选择内部自时钟频率源( 〜 8MHz) ,以加快 BDC 通信系统,在那里总线时钟很慢。 ICGERCLK — 外部参考时钟可以选择作为实时中断时钟源。也可以用来作为   系统 控制 逻辑 ADC 有最低和最高 频率要求。 见第14章, “模数转换器 (S08ADC10V1)” 和附录A, “电气特性和时间规格”。 Flash 对编程 和擦除操作 有频率要求。 见附录A “电气特性和时间规格”。 *ICGCLK是MC9S08AW60系列的交替BDC时钟源。
ALTCLK,输入给 ADC 模块。
第二章 引脚和连接 2.1 简介 这一章描述了连接到各封装引脚的信号。内容包括引脚布局图,信号性能表,并对信号 进行了详细地描述。 2.2 芯片引脚分配 图 2-1 和 2-2 分别给出了 MC9S08AW60 64 脚和 48 脚封装的引脚分配。 图2-1 MC9S08AW60 64脚QFP/LQFP封装图
分享到:
收藏