2011 年全国大学生电子设计竞赛
简易数字信号传输性能分析仪(E 题)
【本科组】
2011 年 9 月 6 日
摘
要
本系统由数字信号发生、控制系统,低通滤波、信号分析四大部分组成。信
号发生采用 FPGA 实现;控制系统使用 ARM7 控制按键输入与液晶显示;低通
滤波采用 ispPAD80 实现 100KHz、200KHz、500KHz 的截止频率,衰减达到 90dB;
信号分析由二级低通滤波器、比较器、FPGA 组成。本系统实现基本部分所有内
容,发挥部分也实现大部分内容。
关键字:FPGA, ispPAD80,放大器,比较器。
I
目
录
1 系统方案 ......................................................................................................................................... 1
1.1 控制模块的论证与选择 ......................................................................................................1
1.2 信号生成模块的论证与选择 .............................................................................................1
1.3 低通滤波器设计的论证与选择 .........................................................................................1
1.4 信号分析模块的论证与选择 .............................................................................................1
2 系统理论分析 ................................................................................................................................. 2
2.1 信号发生电路的分析......................................................................................................... 2
2.2 低通滤波电路的设计 ..........................................................................................................2
2.3 信号分析电路的设计 ..........................................................................................................2
2.4 控制模块的设计 .................................................................................................................. 2
2.5 眼图显示方法 ...................................................................................................................... 2
3 电路与程序设计 ............................................................................................................................. 3
3.1 电路的设计 .......................................................................................................................... 3
3.1.1 信号发生子系统框图...............................................................................................3
3.1.2 低通滤波器子系统框图与电路原理图...................................................................3
3.1.3 信号分析电路子系统框图与电路原理图...............................................................4
3.1.4 电源........................................................................................................................... 5
3.2 程序的设计 .......................................................................................................................... 5
3.2.1 程序功能描述与设计思路.......................................................................................5
3.2.2 程序流程图............................................................................................................... 6
4 测试方案与测试结果 ..................................................................................................................... 7
4.1 测试方案 .............................................................................................................................. 7
4.2 测试条件与仪器 .................................................................................................................. 7
4.3 测试结果及分析................................................................................................................. 7
4.3.1 测试结果(数据)........................................................................................................ 8
4.3.2 测试分析与结论.......................................................................................................8
II
简易数字信号传输性能分析仪(E 题)
【本科组】
1 系统方案
本系统主要由控制模块、信号生成模块、低通滤波模块、信号分析模块。下面分别论证这几个
模块的选择。
1.1 控制模块的论证与选择
方案一:采用单片机作为主控制模块。优点是经济实惠,成本较低,且控制简单。缺点
则是抗干扰能力差,故障率高。
方案二:采用 ARM7 开发板作为主控制模块。ARM 功能丰富,开发简单,是偏向控制
类的芯片。
方案三:采用用拨码开关控制。此方案控制简单,成本极低。但功能单一,复杂了电路
结构。
综合比较三种方案的功能实现与复杂程度,选择方案二。
1.2 信号生成模块的论证与选择
方案一:采用 AD9850 与寄存器。此方案产生波形稳定。但产生波形类型固定、控制复
杂。
方案二:利用 FPGA 编程产生信号。此方案产生信号精度高,产生波形丰富。
方案三:采用 ARM 的 PWM 方式生成信号,节约资源且控制方便。精度低。
由于本系统要产生 M 序列的信号,信号波形为伪随机序列,使用 FPGA 更能灵活
实现,故选择方案二。
1.3 低通滤波器设计的论证与选择
方案一:采用无源低通滤波器。RC 无源低通滤波电路元器件简单,能够实现低通滤波
要求。但是带外衰减较难达到设计需要,通带增益也不容易调节。
方案二:采用有源低通滤波器。经过计算二阶有源巴特沃兹滤波器就可以基本达到设计
需求。但是有源滤波器过渡带较长,使用多级才可以使带外衰减不少于 40dB。
方案三:采用可编程模拟器件滤波器。可编程模拟器件 ispPAC80 可以实现各种 5 阶低
通滤波器电路,一片就可以使衰减达到 90dB,也不需要外接电阻电容等原器件。该方
法简单、快捷、修改方便。
综合以上三种方案,选择方案三。
1.4 信号分析模块的论证与选择
1.4.1 滤波模块论证
方案一: 采用可编程模拟器件滤波器。可编程模拟器件 ispPAC80 可以实现各种 5 阶
低通滤波器电路,一片就可以使衰减达到 90dB,但是 ispPAC80 输出有直流偏移不符合
系统设计要求
1
方案二:采用开关电容滤波器,性能稳定速度快,但是开关电容截止频率较低
方案三:采用无源滤波器,实验证明本系统采用二级 RC 滤波器能实现较好的滤波,
满足系统设计要求。
综合以上三种方案,选择方案三。
1.4.2 检波模块论证
方案一:先用比较器整形,再利用 FPGA 接受传输信号,依据 M 序列的周期特性解调。
方案二:采用锁相器,逼近信号。但误差较大。
实验证明,方案一效果更加,故选方案一。
2 系统理论分析
2.1 信号发生电路的分析
本题要求输出数字信号数据率为 10—100kbs,按步进 10kbps 可调,数据率误差不
大于 1%的 m 序列;输出 10MHZ 的噪声信号;输出为 TTL 电平。主要采取了 3 方面措
施;第一,利用 FPGA 的 DDS 编程产生信号,利用相位寄存器的累加性实现数据率可
调;第二,利用 FPGA 内部的锁相环得到合适的参考输入时钟,是误差达到合适的范围
内;第三,输出信号通过芯片 74HC245 提升到 5 伏 TTL 电平。
M 序列产生方法:一个 n 级的二进制移位寄存器发生器中,所能产生的最大长度的
码序周期为 。以 m=4 为例,若其初始状态为 ,则在移位一次时,由 和 模 2 相加产生新的
输入 新的状态变为 这样移位 15 次后又回到初始状态,但若初始状态为(0,0,0,0),则移位
后得到地全是 0 状态,这说意味着在这种反馈中要避免出现全 0 的状态.在 4 级移存器共
有 种不同状态,除全 0 状态以外还有 15 种可用.即由任何 4 级反馈移存器产生的序列的
周期最长为 15,满足 (当 n 为 4 时).
2.2 低通滤波电路的设计
在系统可编程模拟器件 ispPAC80 可以利用 PAC-Designer 软件实现各种 5 阶低通滤
波器的设置。简单的设置参数选用 5 阶巴特沃兹低通滤波器设计出截止频率分别为
100KHz,200KHz,500KHz 的低通滤波器,带外衰减远大于 40Db/十倍聘程,后级加上
集成运放放大电路和衰减电路实现滤波信号增益可调。
2.3 信号分析电路的设计
信号发生电路最后生成带有噪声的混合信号,利用 FPGA 最小系统对接收到的信号
进行解调,首先使用 104 电容对混合信号进行隔直操作,然后信号通过二级 RC 无源滤
波器滤掉 10MHz 噪声信号,输出信号在经过 1uF 的电容输入到电压比较器,得到波形
较好的方波。这样就得到原信号,得到的信号再通过 FPGA 分析就得到原时钟信号。
2.4 控制模块的设计
控制模块采用 ARM7,通过 ARM 向 FPGA|发送字节控制输出信号数据率步进的变换,通知驱动 LCD
液晶屏显示当前信号数据率数值。
2.5 眼图显示方法
采用示波器 SY 模式,连接外输入同步,同时进行相应的设置既可以显示眼图
2
3 电路与程序设计
3.1 电路的设计
系统总体框图
系统总体框图如图 3-1 所示,
3.1.1 信号发生子系统框图(图 3-2)
图 3-1 系统总体框图
图 3-2
3.1.2 低通滤波器子系统框图与电路原理图
1、低通滤波器子系统框图
ispPAD80
直 流 偏
移调整
集 成 运 放 放
大
图 3-3 低通滤波器子系统框图
3
2、低通滤波器子系统电路(图 3-4)
3、同相加法器子系统电路采用 AD811 做加法电路,输入信号为原信号和噪声信号,输出为混
图 3-4 低通滤波器子系统电路
合信号 V2a。
3.1.3 信号分析电路子系统框图与电路原理图
1、信号分析电路子系统框图
图 3-5 信号分析电路子系统框图
2、低通滤波和过零比较电路子系统电路
4
3、检波电路子系统框图
图 3-6 信号分析电路子系统电路
图 3-7 检波电路子系统框图
3.1.4 电源
电源由变压部分、滤波部分、稳压部分组成。为整个系统提供 5V 和+5 电压,确
保电路的正常稳定工作。这部分电路比较简单,都采用三端稳压管实现,故不作详述。
3.2 程序的设计
3.2.1 程序功能描述与设计思路
1、程序功能描述
根据题目要求软件部分主要实现频率控制、M 序列信号的产生于解调。
1)ARM 实现功能:设置频率值、输出控制字、通过 LCD 显示。
2)FPGA 实现功能:产生 M 序列信号,解调 M 序列。
2、程序设计思路
采用 dds 原理生成频率可调的方波,在方波的控制下,fpga 对移位寄存器进行控制,
由此产生 M 序列码,将码元与时钟信号进行运算,可生成曼彻斯特码。
5