高性能RISC CPU:
单片机的特殊性能:
低功耗特性:
外设特性:
引脚图―― PIC16F882/883/886 (28引脚PDIP、SOIC和SSOP)
表1: PIC16F882/883/886 28引脚汇总(PDIP、SOIC和SSOP)
引脚图――PIC16F882/883/886(28引脚QFN)
表2: PIC16F882/883/886 28引脚汇总(QFN)
引脚图 ―― PIC16F884/887(40引脚 PDIP)
表3: PIC16F884/887 40引脚汇总(PDIP)
引脚图―― PIC16F884/887 (44引脚QFN)
表4: PIC16F884/887 44引脚汇总(QFN)
引脚图――PIC16F884/887(44引脚TQFP)
表5: PIC16F884/887 44引脚汇总(TQFP)
最新数据手册
勘误表
客户通知系统
1.0 器件概述
图1-1: PIC16F882/883/886框图
图1-2: PIC16F884/887框图
表1-1: PIC16F882/883/886引脚配置说明(续)
表1-2: PIC16F884/887引脚配置说明(续)
2.0 存储器的构成
2.1 程序存储器的构成
图2-1: PIC16F882程序存储器映射和堆栈
图2-2: PIC16F883/PIC16F884的程序存储器映射和堆栈
图2-3: PIC16F886/PIC16F887的程序存储器映射和堆栈
2.2 数据存储器的构成
2.2.1 通用文件寄存器
2.2.2 特殊功能寄存器
图2-4: PIC16F882特殊功能寄存器
图2-5: PIC16F883/PIC16F884的特殊功能寄存器
图2-6: PIC16F886/PIC16F887的特殊功能寄存器
表2-1: PIC16F882/883/884/886/887特殊功能寄存器汇总(Bank 0)
表2-2: PIC16F882/883/884/886/887特殊功能寄存器汇总(Bank 1)
表2-3: PIC16F882/883/884/886/887特殊功能寄存器汇总(Bank 2)
表2-4: PIC16F882/883/884/886/887特殊功能寄存器汇总(Bank 3)
寄存器2-1: STATUS:状态寄存器
寄存器2-2: OPTION_REG: 选项寄存器
寄存器2-3: INTCON:中断控制寄存器
寄存器2-4: PIE1:外设中断允许寄存器1
寄存器2-5: PIE2:外设中断允许寄存器2
寄存器2-6: PIR1:外设中断请求寄存器1
寄存器2-7: PIR2:外设中断请求寄存器2
寄存器2-8: PCON: 电源控制寄存器
2.3 PCL和PCLATH
图2-7: 在不同情况下装载PC
2.3.1 修改PCL
2.3.2 堆栈
2.4 间接寻址、INDF和FSR寄存器
例2-1: 间接寻址
图2-8: 直接/间接寻址PIC16F882/883/884/886/887
3.0 I/O端口
3.1 PORTA和TRISA寄存器
例3-1: 初始化PORTA
寄存器3-1: PORTA:PORTA寄存器
寄存器3-2: TRISA:PORTA三态寄存器
3.2 该引脚的其他功能
3.2.1 ANSEL寄存器
寄存器3-3: ANSEL: 模拟选择寄存器
3.2.2 超低功耗唤醒
例3-2: 超低功耗唤醒初始化
3.2.3 引脚说明和框图
图3-1: RA0的框图
图3-2: RA1的框图
图3-3: RA2的框图
图3-4: RA3的框图
图3-5: RA4的框图
图3-6: RA5的框图
图3-7: RA6的框图
图3-8: RA7的框图
表3-1: 与PORTA相关的寄存器汇总
3.3 PORTB和TRISB寄存器
例3-3: 初始化PORTB
3.4 PORTB引脚的其他功能
3.4.1 ANSELH寄存器
3.4.2 弱上拉
3.4.3 电平变化中断
寄存器3-4: ANSELH:模拟选择寄存器的高字节
寄存器3-5: PORTB:PORTB寄存器
寄存器3-6: TRISB:PORTB三态寄存器
寄存器3-7: WPUB:弱上拉PORTB寄存器
寄存器3-8: IOCB: PORTB电平变化中断寄存器
3.4.4 引脚说明和框图
图3-9: RB<3:0>的框图
图3-10: RB<7:4>的框图
表3-2: 与PORTB相关的寄存器汇总
3.5 PORTC和TRISC寄存器
例3-4: 初始化PORTC
寄存器3-9: PORTC:PORTC寄存器
寄存器3-10: TRISC: PORTC三态寄存器
3.5.1 RC0/T1OSO/T1CKI
图3-11: RC0的框图
3.5.2 RC1/T1OSI/CCP2
图3-12: RC1的框图
3.5.3 RC2/P1A/CCP1
图3-13: RC2的框图
3.5.4 RC3/SCK/SCL
图3-14: RC3的框图
3.5.5 RC4/SDI/SDA
图3-15: RC4的框图
3.5.6 RC5/SDO
图3-16: RC5的框图
3.5.7 RC6/TX/CK
图3-17: RC6的框图
3.5.8 RC7/RX/DT
图3-18: RC7的框图
表3-3: 与PORTC相关的寄存器汇总
3.6 PORTD和TRISD寄存器
例3-5: 初始化PORTD
寄存器3-11: PORTD: PORTD寄存器
寄存器3-12: TRISD: PORTD三态寄存器
3.6.1 RD<4:0>
图3-19: RD<4:0>的框图
3.6.2 RD5/P1B(1)
3.6.3 RD6/P1C(1)
3.6.4 RD7/P1D(1)
图3-20: RD<7:5>的框图
表3-4: 与PORTD相关的寄存器汇总
3.7 PORTE和TRISE寄存器
例3-6: 初始化PORTE
寄存器3-13: PORTE:PORTE寄存器
寄存器3-14: TRISE:PORTE三态寄存器
3.7.1 RE0/AN5(1)
3.7.2 RE1/AN6(1)
3.7.3 RE2/AN7(1)
图3-21: RE<2:0>的框图
3.7.4 RE3/MCLR/Vpp
图3-22: Re3的框图
表3-5: 与PORTE相关的寄存器汇总
4.0 振荡器模块(带故障保护时钟监视器)
4.1 概述
图4-1: PIC® MCU时钟源简化框图
4.2 振荡器控制
寄存器4-1: OSCCON: 振荡器控制寄存器
4.3 时钟源模式
4.4 外部时钟模式
4.4.1 振荡器起振定时器(OST)
表4-1: 振荡器延时示例
4.4.2 EC模式
图4-2: 外部时钟(EC)模式的工作原理
4.4.3 LP、XT、HS模式
图4-3: 石英晶振的工作原理(LP、XT或 HS模式)
图4-4: 陶瓷谐振器的工作原理 (XT或HS模式)
4.4.4 外部RC模式
图4-5: 外部RC模式
4.5 内部时钟模式
4.5.1 INTOSC和INTOSCIO模式
4.5.2 HFINTOSC
寄存器4-2: OSCTUNE:振荡器调节寄存器
4.5.3 LFINTOSC
4.5.4 频率选择位(IRCF)
4.5.5 HFINTOSC和LFINTOSC时钟切换时 序
图4-6: 内部振荡器切换时序
4.6 时钟切换
4.6.1 系统时钟选择(SCS)位
4.6.2 振荡器起振超时状态(OSTS)位
4.7 双速时钟启动模式
4.7.1 双速启动模式的配置
4.7.2 双速启动时序
4.7.3 检查双速时钟状态
图4-7: 双速启动
4.8 故障保护时钟监视器
图4-8: FSCM框图
4.8.1 故障保护检测
4.8.2 故障保护工作原理
4.8.3 清除故障保护条件
4.8.4 复位或从休眠状态唤醒
图4-9: FSCM时序图
表4-2: 与时钟源相关的寄存器汇总
5.0 Timer0模块
5.1 Timer0的工作原理
5.1.1 8位定时器模式
5.1.2 8位计数器模式
图5-1: Timer0/WDT预分频器框图
5.1.3 软件可编程预分频器
例5-1: 更改预分频器 (TIMER0→WDT)
例5-2: 更改预分频器 (WDT→TIMER0)
5.1.4 Timer0中断
5.1.5 Timer0与外部时钟配合使用
寄存器5-1: OPTION_REG: 选项寄存器
表5-1: 与Timer0相关的寄存器汇总
6.0 带门控控制的Timer1模块
6.1 Timer1的工作原理
6.2 时钟源选择
图6-1: Timer1框图
6.2.1 内部时钟源
6.2.2 外部时钟源
6.3 Timer1预分频器
6.4 Timer1振荡器
6.5 在异步计数器模式下的Timer1工作原理
6.5.1 异步计数器模式下对Timer1的读写操作
6.6 Timer1门控
6.7 Timer1中断
6.8 休眠期间的Timer1工作原理
6.9 ECCP捕捉/比较时基
6.10 ECCP特殊事件触发器
6.11 比较器同步
图6-2: Timer1的递增边沿
6.12 Timer1控制寄存器
寄存器6-1: T1CON:Timer1控制寄存器
表6-1: 与Timer1相关的寄存器汇总
7.0 Timer2模块
7.1 Timer2的工作原理
图7-1: Timer2框图
寄存器7-1: T2CON:Timer2控制寄存器
表7-1: 与Timer2相关的寄存器汇总
8.0 比较器模块
8.1 比较器概述
图8-1: 单比较器
图8-2: 比较器C1的简化框图
图8-3: 比较器C2的简化框图
8.2 比较器控制
8.2.1 使能比较器
8.2.2 比较器输入选择
8.2.3 比较器参考电压选择
8.2.4 比较器输出选择
8.2.5 比较器输出极性
表8-1: 不同输入条件下的输出状态
8.3 比较器响应时间
8.4 比较器中断工作原理
图8-4: 比较器中断时序(读或不读CMxCON0寄存器时)
图8-5: 比较器中断时序(读CMxCON0寄存器时)
8.5 休眠期间工作原理
8.6 复位的影响
寄存器8-1: CM1CON0:比较器C1控制寄存器0
寄存器8-2: CM2CON0:比较器C2控制寄存器0
8.7 模拟输入连接注意事项
图8-6: 模拟输入模型
8.8 比较器的其他功能
8.8.1 比较器C2门控Timer1
8.8.2 比较器C2输出与Timer1同步
8.8.3 同时读取比较器输出
寄存器8-3: CM2CON1:比较器C2控制寄存器1
8.9 比较器SR锁存器
8.9.1 锁存器工作原理
8.9.2 锁存器输出
图8-7: SR锁存器的简化框图
寄存器8-4: SRCON:SR锁存器控制寄存器
8.10 比较器参考电压
8.10.1 独立操作
8.10.2 输出电压选择
公式8-1: CVref输出电压
8.10.3 输出电压钳位为Vss
8.10.4 输出与Vdd成比例
8.10.5 固定参考电压
8.10.6 固定参考电压稳定周期
8.10.7 选择参考电压
图8-8: 比较器参考电压框图
图8-9: 比较器和ADC参考电压框图
表8-2: 比较器和ADC的参考电压优先级
寄存器8-5: VRCON:参考电压控制寄存器
表8-3: 与比较器和参考电压模块相关的寄存器汇总
9.0 模数转换器(ADC)模块
图9-1:ADC框图
9.1 ADC配置
9.1.1 端口配置
9.1.2 通道选择
9.1.3 ADC参考电压
9.1.4 转换时钟
表9-1: ADC时钟周期(Tad)与器件工作频率的关系(Vdd ≥ 3.0V)
图9-2: 模数转换器Tad周期
9.1.5 中断
9.1.6 结果格式化
图9-3: 10位A/D转换结果的格式
9.2 ADC工作原理
9.2.1 启动转换
9.2.2 完成转换
9.2.3 终止转换
9.2.4 ADC在休眠模式下的工作原理
9.2.5 特殊事件触发器
9.2.6 A/D转换步骤
例9-1: A/D转换
9.2.7 ADC寄存器的定义
寄存器9-1: ADCON0:A/D控制寄存器0
寄存器9-2: ADCON1:A/D控制寄存器1
寄存器9-3: ADRESH:ADC结果寄存器的高字节(ADRESH),ADFM = 0
寄存器9-4: ADRESL:ADC结果寄存器的低字节(ADRESL) ,ADFM = 0
寄存器9-5: ADRESH:ADC结果寄存器的高字节(ADRESH), ADFM = 1
寄存器9-6: ADRESL: ADC结果寄存器的低字节(ADRESL), ADFM = 1
9.3 A/D采集要求
公式9-1: 采集时间示例
图9-4: 模拟输入模型
图9-5: ADC传递函数
表9-2: 与ADC相关的寄存器汇总
10.0 数据EEPROM和闪存程序存储器控制
10.1 EEADR和EEADRH寄存器
10.1.1 EECON1和EECON2寄存器
寄存器10-1: EEDAT: EEPROM数据寄存器
寄存器10-2: EEADR: EEPROM地址寄存器
寄存器10-3: EEDATH: EEPROM数据的高字节寄存器
寄存器10-4: EEADRH: EEPROM地址的高字节寄存器
寄存器10-5: EECON1:EEPROM控制寄存器
10.1.2 读数据EEPROM存储器
例10-1: 读数据EEPROM
10.1.3 写数据EEPROM存储器
例10-2: 写数据EEPROM存储器
10.1.4 读闪存程序存储器
例10-3: 读闪存程序存储器
图10-1: 闪存程序存储器读周期执行时序
10.2 写闪存程序存储器
图10-2: 2K和4K闪存程序存储器块写操作
图10-3: 8K闪存程序存储器块写操作
例10-4: 写闪存程序存储器
10.3 写校验
例10-5: 写校验
10.3.1 使用数据EEPROM
10.4 避免误写的保护
10.5 代码保护下的数据EEPROM操作
表10-1: 与数据EEPROM相关的寄存器汇总
11.0 捕捉/比较/PWM模块(CCP1和CCP2)
11.1 增强型捕捉/比较PWM(CCP1)
表11-1: ECCP 模式所需的定时器资源
寄存器11-1: CCP1CON:增强型CCP1控制寄存器
11.2 捕捉/比较/PWM(CCP2)
表11-2: CCP模式所需的定时器资源
寄存器11-2: CCP2CON:CCP2控制寄存器
11.3 捕捉模式
11.3.1 CCP引脚配置
图 11-1:捕捉模式工作框图
11.3.2 Timer1模式选择
11.3.3 软件中断
11.3.4 CCP预分频器
例11-1: 改变捕捉预分频比
11.4 比较模式
图 11-2:比较模式工作框图
11.4.1 CCP引脚配置
11.4.2 Timer1模式选择
11.4.3 软件中断模式
11.4.4 特殊事件触发信号
11.5 PWM模式
图11-3: 简化的PWM框图
图11-4: CCP PWM输出
11.5.1 PWM周期
公式11-1: PWM周期
11.5.2 PWM占空比
公式11-2: 脉冲宽度
公式11-3: 占空比
11.5.3 PWM分辨率
公式11-4: PWM分辨率
表11-3: PWM频率和分辨率示例(Fosc = 20 MHz)
表11-4: PWM频率和分辨率示例(Fosc = 8 MHz)
11.5.4 休眠模式下的操作
11.5.5 系统时钟频率的改变
11.5.6 复位的影响
11.5.7 设置PWM操作
11.6 PWM(增强模式)
图11-5: 增强型PWM模块的简化框图示例
表11-5: 各种PWM增强模式的引脚配置示例
图11-6: 增强模式PWM输出关系示例(高电平有效状态)
图11-7: 增强型PWM输出关系示例(低电平有效状态)
11.6.1 半桥模式
图11-8: 半桥PWM输出示例
图11-9: 半桥应用示例
11.6.1 全桥模式
图11-10: 全桥应用示例
图11-11: 全桥PWM输出示例
图11-12: PWM方向更改示例
图11-13: 在接近100%占空比时PWM更改方向的示例
11.6.3 启动注意事项
11.6.4 增强型PWM自动关断模式
图11-14: 自动关断框图
寄存器11-3: ECCPAS:增强型捕捉/比较/PWM自动关断控制寄存器
图11-15: 带有固件重启的PWM自动关断(PRSEN = 0)
11.6.5 自动重启模式
图11-16: 使能自动重启的PWM自动关闭(PRSEN = 1)
11.6.6 可编程死区延时模式
图11-17:半桥PWM输出示例
图11-18:半桥应用示例
寄存器11-4: PWM1CON:增强型PWM控制寄存器
11.6.7 脉冲转向模式
寄存器11-5: PSTRCON:脉冲换向控制寄存器(1)
图11-19: 简化的操作框图
图11-20: 发生在指令结束前的换向事件示例(STRSYNC = 0)
图11-21: 发生在指令开始时的换向事件示例(STRSYNC = 1)
表11-6: 与捕捉、比较和Timer1相关的寄存器
表11-7: 与PWM和Timer2相关的寄存器
12.0 增强型通用同步/异步收发器 (EUSART)
图12-1: EUSART发送框图
图12-2: EUSART接收框图
12.1 EUSART异步模式
12.1.1 EUSART异步发生器
图12-3: 异步发送
图12-4: 异步发送(背靠背)
表12-1: 与异步发送相关的寄存器
12.1.2 EUSART异步接收器
图12-5: 异步接收
表12-2: 与异步接收相关的寄存器
12.2 异步操作时的时钟准确度
寄存器 12-1: TXSTA:发送状态和控制寄存器
寄存器 12-2: RCSTA:接收状态和控制寄存器(1)
寄存器12-3: BAUDCTL:波特率控制寄存器
12.3 EUSART波特率发生器(BRG)
例12-1: 计算波特率误差
表12-3: 波特率公式
表12-4: 与波特率发生器相关的寄存器
表12-5: 异步模式下的波特率(续)
12.3.1 自动波特率检测
表12-6: BRG计数器时钟速率
图12-6: 自动波特率校准
12.3.2 接收到间隔字符时自动唤醒
图12-7: 正常工作下的自动唤醒位(WUE)时序
图12-8: 休眠模式下的自动唤醒位(WUE)时序
12.3.3 间隔字符时序
12.3.4 接收间隔字符
图12-9: 发送间隔字符时序
12.4 EUSART同步模式
12.4.1 同步主控模式
图12-10: 同步发送
图12-11: 同步发送(通过TXEN)
表12-7: 与同步主控发送有关的寄存器
图12-12: 同步接收(主控模式,SREN)
表12-8: 与同步主控接收相关的寄存器
12.4.2 同步从动模式
表12-9: 与同步从动发送相关的寄存器
表12-10:与同步从动接收相关的寄存器
12.5 EUSART在休眠期间的工作
12.5.1 休眠期间的同步接收
12.5.2 休眠期间的同步发送
13.0 主控同步串行端口(MSSP)模 块
13.1 主控SSP(MSSP)模块概述
13.2 控制寄存器
寄存器 13-1: SSPSTAT:SSP 状态寄存器
寄存器 13-2: SSPCON:SSP控制寄存器1
寄存器 13-3: SSPCON2:SSP控制寄存器2
13.3 SPI模式
13.3.1 工作原理
图13-1: MSSP框图(SPI 模式)
13.3.2 使能SPI I/O
13.3.3 主控模式
图13-2: SPI模式的波形(主控模式)
13.3.4 从动模式
13.3.5 从动选择同步
图13-3: 从动同步波形
图13-4: SPI模式波形(从动模式,CKE = 0)
图13-5: SPI模式波形(从动模式,CKE = 1)
13.3.6 休眠操作
13.3.7 复位的影响
13.3.8 总线模式兼容性
表13-1: SPI总线模式
表13-2:与SPI操作相关的寄存器
13.4 MSSP I2C™ 操作
图13-6: MSSP框图(I2C模式)
13.4.1 从动模式
图13-7: I2C™ 从动模式接收时序(7位地址)
图13-8: I2C™ 从动模式发送时序(7位地址)
13.4.2 广播呼叫地址支持
图13-9: 从动模式广播呼叫地址时序(7或10位地址模式)
13.4.3 主控模式
13.4.4 I2C™ 主控模式支持
图13-10: MSSP框图(I2C™ 主控模式)
13.4.5 波特率发生器
图13-11: 波特率发生器框图
图13-12: 带有时钟仲裁的波特率发生器时序
13.4.6 I2C™ 主控模式启动条件时序
图13-13: 第一个启动位时序
13.4.7 I2C™ 主控模式重复启动条件时序
图13-14: 重复启动条件时序波形
13.4.8 I2C™ 主控模式发送
13.4.9 I2C™ 主控模式接收
图13-15: I2C™ 主控模式发送时序(7位或10位地址)
图13-16: I2C™ 主控模式接收时序(7位地址)
13.4.10 应答序列时序
13.4.11 停止条件序列
图13-17: 应答序列时序波形
图13-18: 停止条件接收或发送模式
13.4.12 时钟仲裁
13.4.13 休眠模式下的操作
13.4.14 复位的影响
图13-19: 主控发送模式下的时钟仲裁时序
13.4.15 多主机模式
13.4.16 多主机通信、总线冲突与总线仲裁
图13-20: 发送和应答时的总线冲突时序
图13-21: 启动条件期间的总线冲突(仅SDA)
图13-22: 启动条件期间的总线冲突(SCL = 0)
图13-23: 启动条件期间由SDA仲裁引起的BRG复位
图13-24: 重复启动条件期间的总线冲突(情形1)
图13-25: 重复启动条件期间的总线冲突(情形2)
图13-26: 停止条件期间的总线冲突(情形1)
图13-27: 停止条件期间的总线冲突(情形2)
13.4.17 SSP屏蔽寄存器
寄存器 13-4: SSPMSK:SSP屏蔽寄存器(1)
14.0 CPU的特性
14.1 配置位
寄存器14-1: CONFIG1:配置字寄存器1
寄存器14-2: CONFIG2:配置字寄存器2
14.2 复位
图 14-1: 片上复位电路的简化框图
14.2.1 上电复位(POR)
14.2.2 MCLR
图14-2: 推荐的MCLR电路
14.2.3 上电延时定时器(PWRT)
14.2.4 欠压复位(BOR)
图14-3: 欠压情形
14.2.5 超时时序
14.2.6 电源控制(PCON)寄存器
表14-1: 各种情形下的延时
表14-2: Status/PCON寄存器中位及其意义
表14-3: 与欠压有关的寄存器汇总
图14-4: 上电时的超时时序(MCLR延时):情形1
图14-5: 上电时的超时时序(MCLR延时):情形2
图14-6: 上电时的延时时序(MCLR连接到Vdd)
表14-4: 各个寄存器的初始状态(续)
表14-5: 特殊寄存器的初始状态
14.3 中断
14.3.1 RB0/INT÷–¶œ
14.3.2 TMR0中断
14.3.3 PORTB中断
图14-7: 中断逻辑
图14-8: INT引脚中断时序
表14-6: 中断寄存器汇总
14.4 中断的现场保护
例 14-1: 将STATUS和W寄存器保存在RAM中
14.5 看门狗定时器(WDT)
14.5.1 WDT振荡器
14.5.2 WDT控制
图14-9: 看门狗定时器框图
表14-7:WDT状态
寄存器14-3: WDTCON:看门狗定时器控制寄存器
表14-8: 看门狗定时器寄存器汇总
14.6 掉电模式(休眠)
14.6.1 从休眠状态唤醒
14.6.2 使用中断唤醒
图14-10: 通过中断将器件从休眠模式唤醒
14.7 代码保护
14.8 ID地址单元
14.9 在线串行编程
图14-11: 典型的在线串行编程连接方式
14.10 低电压(单电源) ICSP编程
14.11 在线调试器
14.11.1 ICD引脚排列
表14-9: PIC16F882/883/884/886/887-ICD引脚说明
15.0 指令集综述
15.1 读-修改-写操作
表15-1: 操作码字段说明
图15-1: 指令的一般格式
表15-2: PIC16F882/883/884/886/887指令集
15.2 指令说明
16.0 开发支持
16.1 MPLAB集成开发环境软件
16.2 MPASM 汇编器
16.3 MPLAB C18和MPLAB C30 C编译器
16.4 MPLINK目标链接器/ MPLIB目标库管理器
16.5 MPLAB ASM30汇编器、 链接器和库管理器
16.6 MPLAB SIM软件模拟器
16.7 MPLAB ICE 2000高性能在线仿真器
16.8 MPLAB ICE 4000高性能在线仿真器
16.9 MPLAB ICD 2在线调试器
16.10 MPLAB PM3器件编程器
16.11 PICSTART Plus开发编程器
16.12 PICkit 2开发编程器
16.13 演示、开发和评估板
17.0 电气特性
绝对最大值(+)
图17-1: PIC16F883/884/886/887电压―频率关系图(-40 ℃ ≤ ta ≤ +125℃)
图17-2: HFINTOSC频率的精确度与器件Vdd和温度之间的关系
17.1 直流特性:PIC16F883/884/886/887-I(工业级)
17.2 直流特性:PIC16F883/884/886/887-I(工业级)
17.3 直流特性: PIC16F883/884/886/887-I(工业级)
17.4 直流特性: PIC16F883/884/886/887-E(扩展级)
17.5 直流特性: PIC16F883/884/886/887-I(工业级) PIC16F883/884/886/887-E(扩展级)(续)
17.6 散热考虑
17.7 时序参数符号
图17-3: 负载条件
17.8 交流特性:PIC16F883/884/886/887(工业级和扩展级)
图17-4:时钟时序
表17-1: 时钟振荡器时序要求
表17-2:振荡器参数
图17-5: CLKOUT和I/O时序
表17-3: CLKOUT和I/O时序参数
图17-6:复位、看门狗定时器、振荡器起振定时器和上电延时定时器时序
图 17-7: 欠压复位时序和特性
表17-4: 复位、看门狗定时器、振荡器起振定时器、上电延时定时器和欠压复位参数
图17-8: Timer0和Timer1的外部时钟时序
表17-5: Timer0和Timer1的外部时钟要求
图17-9: 捕捉/比较/PWM时序(ECCP)
表17-6: 捕捉/比较/PWM要求(ECCP)
表17-7: 比较器规范
表17-8: 比较器参考电压(CVref)规范
表17-9: 参考电压(VR)规范
表17-10: PIC16F883/884/886/887 A/D转换器(ADC)特性
表17-11: PIC16F883/884/886/887 A/D转换要求
图17-10: PIC16F883/884/886/887 A/D转换时序(正常模式)
图17-11: PIC16F883/884/886/887 A/D转换时序(休眠模式)
图17-12: EUSART同步发送(主/从)时序
表17-12: EUSART 同步发送要求
图17-13: EUSART 同步接收(主/从)时序
表17-13: EUSART同步接收要求
图17-14: SPI主模式时序(CKE = 0且smp = 0)
图17-15: SPI主模式时序(CKE = 1且SMP = 1)
图17-16: SPI从模式时序(CKE = 0)
图17-17: SPI从模式时序(CKE = 1)
表17-14: SPI模式要求
图17-18: I2C. 总线启动/停止位要求
表17-15: I2C™ 总线启动/停止位要求
图17-19: I2C™ 总线数据时序
表17-16: I2C™ 总线数据要求
18.0 DC和AC特性图表
图18-1: 不同Vdd时典型Idd与Fosc 的关系曲线(EC 模式)
图18-2: 不同Vdd时最大Idd与Fosc的关系曲线(EC 模式)
图18-3: 不同Vdd时典型Idd与Fosc的关系曲线(HS 模式)
图18-4: 不同Vdd时最大Idd与 Fosc的关系曲线(HS 模式)
图18-5: 不同Fosc时典型Idd与Vdd的关系曲线(XT 模式)
图18-6: 不同Fosc时最大Idd与 Vdd的关系曲线(XT 模式)
图18-7: 不同Fosc时典型Idd与Vdd的关系曲线(EXTRC 模式)
图18-8: 最大Idd与Vdd的关系曲线(EXTRC 模式)
图18-9: 不同Fosc时Idd与Vdd的关系曲线(LFINTOSC 模式, 31 kHz)
图18-10: Idd与Vdd的关系曲线(LP 模式)
图18-11: 不同Vdd时典型Idd与Fosc的关系曲线(HFINTOSC 模式)
图18-12: 不同Vdd时最大Idd与Fosc的关系曲线(HFINTOSC 模式)
图18-13: 典型Ipd 与 Vdd的关系曲线(休眠模式,禁止所有外设)
图18-14: 最大Ipd与 Vdd的关系曲线(休眠模式,禁止所有外设)
图18-15: 比较器使能的情况下Ipd与Vdd的关系曲线 (使能两个比较器)
图18-16: 欠压复位使能情况下不同温度时Ipd与Vdd的关系曲线
图18-17: WDT使能的情况下典型 Ipd与Vdd的关系曲线(25)
图18-18: WDT 使能的情况下不同温度时最大Ipd与Vdd 的关系曲线
图18-19: 不同温度时WDT 周期与 Vdd 的关系曲线
图18-20: WDT 周期与温度的关系曲线(Vdd = 5.0V)
图18-21: 不同温度时CVref Ipd 与 Vdd 的关系曲线(高电压范围)
图18-22: 不同温度时CVref Ipd 与 Vdd的关系曲线(低电压范围)
图18-23: 典型VP6参考Ipd与Vdd的关系曲线(25)
图18-24: 不同温度时最大VP6参考Ipd与Vdd的关系曲线
图18-25: 不同温度时T1OSC Ipd与Vdd的关系曲线(32 kHz)
图18-26: 不同温度时Vol与Iol的关系曲线(Vdd = 3.0V)
图18-27: 不同温度时Vol与Iol的关系曲线(Vdd = 5.0V)
图18-28: 不同温度时Voh与Ioh的关系曲线(Vdd = 3.0V)
图18-29: 不同温度时Voh与Ioh的关系曲线(Vdd = 5.0V)
图18-30: 不同温度时TTL输入门限电压Vin与Vdd的关系曲线
图18-31: 不同温度时施密特触发器输入门限电压Vin与Vdd 的关系曲线
图18-32: 比较器响应时间(上升沿)
图18-33: 比较器响应时间(下降沿)
图18-34: 不同温度时LFINTOSC 频率与Vdd 的关系曲线( 31 kHz)
图18-35: 不同温度时ADC时钟周期与Vdd 的关系曲线
图18-36: 不同温度时典型HFINTOSC起振时间与 Vdd 的关系曲线
图18-37: 不同温度时最大HFINTOSC 起振时间与Vdd 的关系曲线
图18-38: 不同温度时最小HFINTOSC起振时间与Vdd的关系曲线
图18-39: 典型HFINTOSC 频率变化与Vdd 的关系曲线(25)
图18-40: 典型HFINTOSC 频率变化与Vdd 的关系曲线(85)
图18-41: 典型HFINTOSC 频率变化与Vdd的关系曲线(125)
图18-42: 典型HFINTOSC 频率变化与Vdd的关系曲线(-40)
图18-43: 典型VP6参考电压与 Vdd的关系曲线(25)
图18-44: 不同温度下VP6的漂移偏离25标称值的情况(Vdd 5V)
图18-45: 不同温度下VP6的漂移偏离25标称值的情况(Vdd 3V)
图18-46: 典型VP6参考电压分布图(3V,25)
图 18-47: 典型VP6参考电压分布图(3V,85)
图18-48: 典型VP6参考电压分布图(3V,125)
图18-49: 典型VP6参考电压分布图(3V,-40)
图18-50: 典型VP6参考电压分布图(5V,25)
图18-51: 典型VP6参考电压分布图(5V,85)
图18-52: 典型VP6参考电压分布图(5V,125)
图18-53: 典型VP6参考电压分布图(5V,-40)
19.0 封装信息
19.1 封装标识信息
19.1 封装标识信息(续)
19.2 封装详细信息
附录A: 数据手册和版本历史
版本A(2006年5月)
版本B(2006年7月)
版本C
版本D
版本 E(2008年1月)
附录B: 从其他PIC.器件移植
表B-1: 特性比较
索引
Microchip网站
变更通知客户服务
客户支持
读者反馈表
产品标识体系
全球销售及服务网点