logo资料库

秒、分、时数字电子钟 六十进制秒、分计数器,二十四进制(或十二进制)计时计数器.doc

第1页 / 共6页
第2页 / 共6页
第3页 / 共6页
第4页 / 共6页
第5页 / 共6页
第6页 / 共6页
资料共6页,全文预览结束
数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的机 械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到 了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、机场等 公共场所的大型数显电子钟。数字电子钟由以下几部分组成:秒脉冲发生器; 校时电路;六十进制秒、分计数器,二十四进制(或十二进制)计时计数器; 秒、分、时的译码显示部分等。 设计总体思路 从课程设计要求来看,数字钟主要分为数码显示器、60 进制和 12 进 制计数器、频率振荡器和校时这几个部分。数字钟要完成显示需要 6 个数码 管,八段的数码管需要译码器才能显示,然后要实现时、分、秒的计时需要 60 进制计数器和 12 进制计数器,在仿真软件中发生信号可以用函数发生器 仿真,频率可以随意调整。频率振荡器可以由晶体振荡器分频来提供,也可 以由 555 定时来产生脉冲并分频为 1HZ。方案可以采用 74LS160 同步十进制 加法计数器或采用 74LS161 十六进制计数器或 74LS192 十进制异步清零计数 器,也可进行组合来组成 10 进制和 6 进制的计数器。而小时的 12 进制可以 采用上述方案。 由于实验室中没有 74LS160 集成块且 74LS161 集成块较少,且 74LS161 是十六进制的,在实际中若采用 74LS161 制作数字钟将会在无形中增加若干 集成块,故我采用了 74LS161 和 74LS192 进行组合。
系统设计框图 如图 1 所示: 图 1 秒脉冲发生器 振荡器可由晶振组成,也可以由 555 定时器组成。图 7 是由 555 定时器构成的 1KHZ 的自激振荡器,其原理是 0.7(2R3+R4+R5)C4=1s。计时是 1HZ 的脉冲,计一次数。如图 8 所 示电路。在仿真时,1HZ 的频率太慢了,在实际中得到的时间不 是 1S 计数一次,所以仿真都是用函数发生器代替,所以在数字钟 总电路图中没有振荡器。 1
图 2 计数电路 计数电路中秒分时的计秒,计分为 60 进制计数器,计时为 12 进制计数 器,采用 74LS161 和 74LS192 进行级联。 (1)60 进制计数器 电路如图 3 所示 由一级 10 进制计数器和一级 6 进制计数器连接构成。74LS192 为十进 制异步清零(“1”有效)计数器,CO 为进位端。74LS161 为二进制异步清零 (“0”有效)计数器,它和与非门组成六进制计数。当 74LS161 计数至“0110” 时,与门和反相器发出清零信号使二进制计数器 74LS161 清零。同时十进制 计数器通过与门使 74LS192 也清零,完成 60 进制计数功能。秒和分的计数 器结构完全相同。当秒计满 60 个秒脉冲清零的同时也向分计数器发一个脉 冲,使分计数器加 1。 2
控制六十进制的电路 图 3 (2)12 进制计数器 电路如图 4 所示 12 进制计数器同样由 74LS161 和 74LS192 组成。将 74LS161 的 QA 与 74LS192 的 QB 作为与门的输入,当第 24 个“时”脉冲(来 自“分”计数器输出的进位信号)到达时,74LS161 的计数状态为 “0001”,74LS192 的计数状态为“0010”,此时“时”的个位计数 器的 QA 和十位计数器的 QB 输出为“1”,产生 74LS161 计数器的 清零信号,该信号经过反相器将 74LS192 同时清零,实现 12 进制 计数。 3
控制十二进制的电路 图 4 (3) 校时电路 由于 Multisim 可以仿真,并有函数发生器,最简单的校时方 法就是通过开关用函数发生器对 CLK 端输入脉冲以改变显示的数 值。此电路的设计就是采用这种方法校时的。 校时的具体设计方法是:用一个单刀双掷开关切换计数功能 与校时功能,另一端接计数器的脉冲输入端,开关置于函数发生 器这一端便可以校时,置于计数器的进位端便是计时。 不校正时间时开关都应打在与非门的那一端,校时时才用键 盘操作改变开关的状态。 4
(4)报时电路 如图 5 所示 根据老师提出的要求,报时的时间为自己的学号,因自己的学号尾数为??。 故报时时间为??时??分??秒,且灯亮持续时间为 5 秒。根据这个要求设计出 如下图所示的电路。 控制报时的电路 图 5 5
分享到:
收藏