高通QCA8337以太网交换芯片.pdf

发布时间：2022-06-10 发布人：admin 分类：说明书资料大小：4.76M 资料格式：pdf 举报版权申诉

weixin_42554653-10698679-4744300845373798945.pdf-第1页.png

第1页 / 共364页

weixin_42554653-10698679-4744300845373798945.pdf-第2页.png

第2页 / 共364页

weixin_42554653-10698679-4744300845373798945.pdf-第3页.png

第3页 / 共364页

weixin_42554653-10698679-4744300845373798945.pdf-第4页.png

第4页 / 共364页

weixin_42554653-10698679-4744300845373798945.pdf-第5页.png

第5页 / 共364页

weixin_42554653-10698679-4744300845373798945.pdf-第6页.png

第6页 / 共364页

weixin_42554653-10698679-4744300845373798945.pdf-第7页.png

第7页 / 共364页

weixin_42554653-10698679-4744300845373798945.pdf-第8页.png

第8页 / 共364页

1 General Description

1.1 Features

1.2 System block diagram

2 Pin Descriptions

2.1 Pinout diagram

2.2 Pin descriptions

3 Functional Description

3.1 Basic switch function

3.1.1 Lookup engine

3.1.2 Automatic address learning

3.1.3 Automatic address aging

3.1.4 Flow control

3.1.5 ARL table

3.1.6 Mirroring

3.2 QoS

3.2.1 Scheduling

3.2.2 Ingress rate limit

3.2.3 Egress rate limit

3.2.4 Head-of-line blocking

3.3 VLAN

3.3.1 Port-based VLAN

3.3.2 802.1q VLANs

3.3.3 VLAN security

3.3.4 Port isolation

3.3.5 Leaky VLAN

3.3.6 VLAN translation

3.3.7 VLAN translation table

3.3.8 Egress mode

3.3.9 VLAN table

3.4 ACL

3.4.1 ACL rule

3.4.2 Action definition

3.4.3 MAC pattern

3.4.4 IPv4 pattern

3.4.5 IPv6 pattern

3.4.6 Window pattern

3.4.7 Enhanced MAC pattern

3.4.8 Enhanced MAC pattern mask

3.5 IGMP/MLD snooping

3.5.1 IEEE 802.3 reserved group addresses filtering control

3.5.2 802.1x

3.5.3 Forwarding unknown

3.5.4 MAC limit

3.6 Atheros header

3.6.1 Transmit

3.6.2 Receive

3.6.3 Header for read/write register

3.7 MIB/statistics counters

3.8 LED control

3.9 EEPROM programming format

3.10 MDC/MDIO access

3.11 HNAT

3.11.1 Basic NAT table

3.11.2 NAPT entry

3.11.3 Router MAC address

3.11.4 ARP entry

3.12 IEEE 802.3az and energy efficient Ethernet

3.12.1 IEEE 802.3az LPI mode

3.13 Memory map

4 Electrical Characteristics

4.1 Absolute maximum ratings

4.2 Recommended operating conditions

4.3 RGMII/GMII characteristics

4.4 Power-on strapping

4.4.1 Power-on-reset timing

4.5 AC timing

4.5.1 XTAL/OSC timing

4.5.2 MII timing

4.5.3 GMII timing

4.5.4 RGMII timing

4.5.5 SPI timing

4.5.6 MDIO timing

4.6 Typical power consumption parameters

5 Register Descriptions

5.1 Register address space (offset range: 0x0000–0x0E98)

5.2 Global control registers (offset range: 0x0000–0x00E0)

5.2.1 MASK_CTRL

5.2.2 PORT0_PAD_CTRL

5.2.3 PORT5_PAD_CTRL

5.2.4 PORT6_PAD_CTRL

5.2.5 PWS_REG

5.2.6 GLOBAL_INT0

5.2.7 GLOBAL_INT1

5.2.8 GLOBAL_INT0_MASK

5.2.9 GLOBAL_INT1_MASK

5.2.10 MODULE_EN

5.2.11 MIB

5.2.12 INTERFACE_HIGH_ADDR

5.2.13 MDIO master control

5.2.14 BIST_CTRL

5.2.15 BIST_RECOVER

5.2.16 SERVICE_TAG

5.2.17 LED_CTRL0

5.2.18 LED_CTRL1

5.2.19 LED_CTRL2

5.2.20 LED_CTRL3

5.2.21 GOL_MAC_ADDR0

5.2.22 GOL_MAC_ADDR1

5.2.23 MAX_FRAME_SIZE

5.2.24 PORT0_STATUS

5.2.25 PORT1_STATUS

5.2.26 PORT2_STATUS

5.2.27 PORT3_STATUS

5.2.28 PORT4_STATUS

5.2.29 PORT5_STATUS

5.2.30 PORT6_STATUS

5.2.31 HEADER_CTRL

5.2.32 PORT0_HEADER_CTRL

5.2.33 PORT1_HEADER_CTRL

5.2.34 PORT2_HEADER_CTRL

5.2.35 PORT3_HEADER_CTRL

5.2.36 PORT4_HEADER_CTRL

5.2.37 PORT5_HEADER_CTRL

5.2.38 PORT6_HEADER_CTRL

5.2.39 SGMII_CTRL

5.3 EEE control registers (offset range: 0x0100–0x0168)

5.3.1 EEE_CTRL

5.3.2 EEE_LOC_VALUE_1

5.3.3 EEE_REM_VALUE_1

5.3.4 EEE_RES_VALUE_1

5.3.5 EEE_LOC_VALUE_2

5.3.6 EEE_REM_VALUE_2

5.3.7 EEE_RES_VALUE_2

5.3.8 EEE_LOC_VALUE_3

5.3.9 EEE_REM_VALUE_3

5.3.10 EEE_RES_VALUE_3

5.3.11 EEE_LOC_VALUE_4

5.3.12 EEE_REM_VALUE_4

5.3.13 EEE_RES_VALUE_4

5.3.14 EEE_LOC_VALUE_5

5.3.15 EEE_REM_VALUE_5

5.3.16 EEE_RES_VALUE_5

5.4 Parser control registers (offset range: 0x0200–0x0270)

5.4.1 NORMALIZE_CTRL0

5.4.2 NORMALIZE_CTRL1

5.4.3 NORMALIZE_LEN_CTRL

5.4.4 FRAM_ACK_CTRL0

5.4.5 FRAM_ACK_CTRL1

5.4.6 WIN_RULE_CTRL0

5.4.7 WIN_RULE_CTRL1

5.4.8 WIN_RULE_CTRL2

5.4.9 WIN_RULE_CTRL3

5.4.10 WIN_RULE_CTRL4

5.4.11 WIN_RULE_CTRL5

5.4.12 WIN_RULE_CTRL6

5.4.13 WIN_RULE_CTRL7

5.4.14 WIN_RULE_CTRL8

5.4.15 WIN_RULE_CTRL9

5.4.16 WIN_RULE_CTRL10

5.4.17 WIN_RULE_CTRL11

5.4.18 WIN_RULE_CTRL12

5.4.19 WIN_RULE_CTRL13

5.4.20 TRUNK_HASH_EN

5.5 ACL register (offset range: 0x0400–0x0454)

5.5.1 ACL_FUNC0

5.5.2 ACL_FUNC1

5.5.3 ACL_FUNC2

5.5.4 ACL_FUNC3

5.5.5 ACL_FUNC4

5.5.6 ACL_FUNC5

5.5.7 VLAN_TRANS_TEST

5.5.8 PORT0_VLAN_CTRL0

5.5.9 PORT0_VLAN_CTRL1

5.5.10 PORT1_VLAN_CTRL0

5.5.11 PORT1_VLAN_CTRL1

5.5.12 PORT2_VLAN_CTRL0

5.5.13 PORT2_VLAN_CTRL1

5.5.14 PORT3_VLAN_CTRL0

5.5.15 PORT3_VLAN_CTRL1

5.5.16 PORT4_VLAN_CTRL0

5.5.17 PORT4_VLAN_CTRL1

5.5.18 PORT5_VLAN_CTRL0

5.5.19 PORT5_VLAN_CTRL1

5.5.20 PORT6_VLAN_CTRL0

5.5.21 PORT6_VLAN_CTRL1

5.5.22 IPV4_PRI_BASE_ADDR

5.5.23 IPV4_PRI_BASE_ADDR_MASK

5.6 Lookup register (offset range: 0x0600–0x0718)

5.6.1 ATU_DATA0

5.6.2 ATU_DATA1

5.6.3 ATU_DATA2

5.6.4 ATU_FUNC_REG

5.6.5 VTU_FUNC_REG0

5.6.6 VTU_FUNC_REG1

5.6.7 ARL_CTRL

5.6.8 GLOBAL_FW_CTRL0

5.6.9 GLOBAL_FW_CTRL1

5.6.10 GOL_LEARN_LIMIT

5.6.11 TOS_PRI_MAP_REG0

5.6.12 TOS_PRI_MAP_REG1

5.6.13 TOS_PRI_MAP_REG2

5.6.14 TOS_PRI_MAP_REG3

5.6.15 TOS_PRI_MAP_REG4

5.6.16 TOS_PRI_MAP_REG5

5.6.17 TOS_PRI_MAP_REG6

5.6.18 TOS_PRI_MAP_REG7

5.6.19 VLAN_PRI_MAP_REG0

5.6.20 LOOP_CHECK_RESULT

5.6.21 PORT0_LOOKUP_CTRL

5.6.22 PORT0_PRI_CTRL

5.6.23 PORT0_LEARN_LIMIT

5.6.24 PORT1_LOOKUP_CTRL

5.6.25 PORT1_PRI_CTRL

5.6.26 PORT1_LEARN_LIMIT

5.6.27 PORT2_LOOKUP_CTRL

5.6.28 PORT2_PRI_CTRL

5.6.29 PORT2_LEARN_LIMIT

5.6.30 PORT3_LOOKUP_CTRL

5.6.31 PORT3_PRI_CTRL

5.6.32 PORT3_LEARN_LIMIT

5.6.33 PORT4_LOOKUP_CTRL

5.6.34 PORT4_PRI_CTRL

5.6.35 PORT4_LEARN_LIMIT

5.6.36 PORT5_LOOKUP_CTRL

5.6.37 PORT5_PRI_CTRL

5.6.38 PORT5_LEARN_LIMIT

5.6.39 PORT6_LOOKUP_CTRL

5.6.40 PORT6_PRI_CTRL

5.6.41 PORT6_LEARN_LIMIT

5.6.42 GOL_TRUNK_CTRL0

5.6.43 GOL_TRUNK_CTRL1

5.6.44 GOL_TRUNK_CTRL2

5.6.45 ACL_FWD_SRC_FLTR_CTRL0

5.6.46 ACL_FWD_SRC_FLTR_CTRL1

5.6.47 ACL_FWD_SRC_FLTR_CTRL2

5.7 QM register (offset range: 0x0800–0x0B70)

5.7.1 GLOBAL_FLOW_THD

5.7.2 QM_CTRL_REG

5.7.3 WAN_QUEUE_MAP_REG

5.7.4 LAN_QUEUE_MAP_REG

5.7.5 PORT0_WRR_CTRL

5.7.6 PORT1_WRR_CTRL

5.7.7 PORT2_WRR_CTRL

5.7.8 PORT3_WRR_CTRL

5.7.9 PORT4_WRR_CTRL

5.7.10 PORT5_WRR_CTRL

5.7.11 PORT6_WRR_CTRL

5.7.12 PORT0_EG_RATE_CTRL0

5.7.13 PORT0_EG_RATE_CTRL1

5.7.14 PORT0_EG_RATE_CTRL2

5.7.15 PORT0_EG_RATE_CTRL3

5.7.16 PORT0_EG_RATE_CTRL4

5.7.17 PORT0_EG_RATE_CTRL5

5.7.18 PORT0_EG_RATE_CTRL6

5.7.19 PORT0_EG_RATE_CTRL7

5.7.20 PORT1_EG_RATE_CTRL0

5.7.21 PORT1_EG_RATE_CTRL1

5.7.22 PORT1_EG_RATE_CTRL2

5.7.23 PORT1_EG_RATE_CTRL3

5.7.24 PORT1_EG_RATE_CTRL4

5.7.25 PORT1_EG_RATE_CTRL5

5.7.26 PORT2_EG_RATE_CTRL0

5.7.27 PORT2_EG_RATE_CTRL1

5.7.28 PORT2_EG_RATE_CTRL2

5.7.29 PORT2_EG_RATE_CTRL3

5.7.30 PORT2_EG_RATE_CTRL4

5.7.31 PORT2_EG_RATE_CTRL5

5.7.32 PORT3_EG_RATE_CTRL0

5.7.33 PORT3_EG_RATE_CTRL1

5.7.34 PORT3_EG_RATE_CTRL2

5.7.35 PORT3_EG_RATE_CTRL3

5.7.36 PORT3_EG_RATE_CTRL4

5.7.37 PORT3_EG_RATE_CTRL5

5.7.38 PORT4_EG_RATE_CTRL0

5.7.39 PORT4_EG_RATE_CTRL1

5.7.40 PORT4_EG_RATE_CTRL2

5.7.41 PORT4_EG_RATE_CTRL3

5.7.42 PORT4_EG_RATE_CTRL4

5.7.43 PORT4_EG_RATE_CTRL5

5.7.44 PORT5_EG_RATE_CTRL0

5.7.45 PORT5_EG_RATE_CTRL1

5.7.46 PORT5_EG_RATE_CTRL2

5.7.47 PORT5_EG_RATE_CTRL3

5.7.48 PORT5_EG_RATE_CTRL4

5.7.49 PORT5_EG_RATE_CTRL5

5.7.50 PORT5_EG_RATE_CTRL6

5.7.51 PORT5_EG_RATE_CTRL7

5.7.52 PORT6_EG_RATE_CTRL0

5.7.53 PORT6_EG_RATE_CTRL1

5.7.54 PORT6_EG_RATE_CTRL2

5.7.55 PORT6_EG_RATE_CTRL3

5.7.56 PORT6_EG_RATE_CTRL4

5.7.57 PORT6_EG_RATE_CTRL5

5.7.58 PORT6_EG_RATE_CTRL6

5.7.59 PORT6_EG_RATE_CTRL7

5.7.60 PORT0_HOL_CTRL0

5.7.61 PORT0_HOL_CTRL1

5.7.62 PORT1_HOL_CTRL0

5.7.63 PORT1_HOL_CTRL1

5.7.64 PORT2_HOL_CTRL0

5.7.65 PORT2_HOL_CTRL1

5.7.66 PORT3_HOL_CTRL0

5.7.67 PORT3_HOL_CTRL1

5.7.68 PORT4_HOL_CTRL0

5.7.69 PORT4_HOL_CTRL1

5.7.70 PORT5_HOL_CTRL0

5.7.71 PORT5_HOL_CTRL1

5.7.72 PORT6_HOL_CTRL0

5.7.73 PORT6_HOL_CTRL1

5.7.74 PORT0_FLOW_THD

5.7.75 PORT1_FLOW_THD

5.7.76 PORT2_FLOW_THD

5.7.77 PORT3_FLOW_THD

5.7.78 PORT4_FLOW_THD

5.7.79 PORT5_FLOW_THD

5.7.80 PORT6_FLOW_THD

5.7.81 ACL_POLICY_MODE

5.7.82 ACL_COUNTER_MODE

5.7.83 ACL_CNT_RESET

5.7.84 ACL_RATE_CTRL0_0

5.7.85 ACL_RATE_CTRL1_0

5.7.86 ACL_RATE_CTRL0_1

5.7.87 ACL_RATE_CTRL1_1

5.7.88 ACL_RATE_CTRL0_2

5.7.89 ACL_RATE_CTRL1_2

5.7.90 ACL_RATE_CTRL0_3

5.7.91 ACL_RATE_CTRL1_3

5.7.92 ACL_RATE_CTRL0_4

5.7.93 ACL_RATE_CTRL1_4

5.7.94 ACL_RATE_CTRL0_5

5.7.95 ACL_RATE_CTRL1_5

5.7.96 ACL_RATE_CTRL0_6

5.7.97 ACL_RATE_CTRL1_6

5.7.98 ACL_RATE_CTRL0_7

5.7.99 ACL_RATE_CTRL1_7

5.7.100 ACL_RATE_CTRL0_8

5.7.101 ACL_RATE_CTRL1_8

5.7.102 ACL_RATE_CTRL0_9

5.7.103 ACL_RATE_CTRL1_9

5.7.104 ACL_RATE_CTRL0_10

5.7.105 ACL_RATE_CTRL1_10

5.7.106 ACL_RATE_CTRL0_11

5.7.107 ACL_RATE_CTRL1_11

5.7.108 ACL_RATE_CTRL0_12

5.7.109 ACL_RATE_CTRL1_12

5.7.110 ACL_RATE_CTRL0_13

5.7.111 ACL_RATE_CTRL1_13

5.7.112 ACL_RATE_CTRL0_14

5.7.113 ACL_RATE_CTRL1_14

5.7.114 ACL_RATE_CTRL0_15

5.7.115 ACL_RATE_CTRL1_15

5.7.116 ACL_RATE_CTRL0_16

5.7.117 ACL_RATE_CTRL1_16

5.7.118 ACL_RATE_CTRL0_17

5.7.119 ACL_RATE_CTRL1_17

5.7.120 ACL_RATE_CTRL0_18

5.7.121 ACL_RATE_CTRL0_18

5.7.122 ACL_RATE_CTRL0_19

5.7.123 ACL_RATE_CTRL1_19

5.7.124 ACL_RATE_CTRL0_20

5.7.125 ACL_RATE_CTRL1_20

5.7.126 ACL_RATE_CTRL0_21

5.7.127 ACL_RATE_CTRL1_21

5.7.128 ACL_RATE_CTRL0_22

5.7.129 ACL_RATE_CTRL1_22

5.7.130 ACL_RATE_CTRL0_23

5.7.131 ACL_RATE_CTRL1_23

5.7.132 ACL_RATE_CTRL0_24

5.7.133 ACL_RATE_CTRL1_24

5.7.134 ACL_RATE_CTRL0_25

5.7.135 ACL_RATE_CTRL1_25

5.7.136 ACL_RATE_CTRL0_26

5.7.137 ACL_RATE_CTRL1_26

5.7.138 ACL_RATE_CTRL0_27

5.7.139 ACL_RATE_CTRL1_27

5.7.140 ACL_RATE_CTRL0_28

5.7.141 ACL_RATE_CTRL1_28

5.7.142 ACL_RATE_CTRL0_29

5.7.143 ACL_RATE_CTRL1_29

5.7.144 ACL_RATE_CTRL0_30

5.7.145 ACL_RATE_CTRL1_30

5.7.146 ACL_RATE_CTRL0_31

5.7.147 ACL_RATE_CTRL1_31

5.7.148 PORT0_ING_RATE_CTRL0

5.7.149 PORT0_ING_RATE_CTRL1

5.7.150 PORT0_ING_RATE_CTRL2

5.7.151 PORT1_ING_RATE_CTRL0

5.7.152 PORT1_ING_RATE_CTRL1

5.7.153 PORT1_ING_RATE_CTRL2

5.7.154 PORT2_ING_RATE_CTRL0

5.7.155 PORT2_ING_RATE_CTRL1

5.7.156 PORT2_ING_RATE_CTRL2

5.7.157 PORT3_ING_RATE_CTRL0

5.7.158 PORT3_ING_RATE_CTRL1

5.7.159 PORT3_ING_RATE_CTRL2

5.7.160 PORT4_ING_RATE_CTRL0

5.7.161 PORT4_ING_RATE_CTRL1

5.7.162 PORT4_ING_RATE_CTRL2

5.7.163 PORT5_ING_RATE_CTRL0

5.7.164 PORT5_ING_RATE_CTRL1

5.7.165 PORT5_ING_RATE_CTRL2

5.7.166 PORT6_ING_RATE_CTRL0

5.7.167 PORT6_ING_RATE_CTRL1

5.7.168 PORT6_ING_RATE_CTRL2

5.7.169 CPU_GROUP_CTRL

5.8 PKT edit register (offset range: 0x0C00–0x0C80)

5.8.1 PKT_EDIT_CTRL

5.8.2 PORT0_QUEUE_REMAP_REG0

5.8.3 PORT0_QUEUE_REMAP_REG1

5.8.4 PORT1_QUEUE_REMAP_REG0

5.8.5 PORT2_QUEUE_REMAP_REG0

5.8.6 PORT3_QUEUE_REMAP_REG0

5.8.7 PORT4_QUEUE_REMAP_REG0

5.8.8 PORT5_QUEUE_REMAP_REG0

5.8.9 PORT5_QUEUE_REMAP_REG1

5.8.10 PORT6_QUEUE_REMAP_REG0

5.8.11 PORT6_QUEUE_REMAP_REG1

5.8.12 Router default VID register 0

5.8.13 Router default VID register 1

5.8.14 Router default VID register 2

5.8.15 Router default VID register 3

5.8.16 Router egress VLAN mode

5.9 Layer 3 register (offset range: 0x0E00–0x0E98)

5.9.1 HROUTER_CONTROL

5.9.2 HROUTER_PBASED_CONTROL0

5.9.3 HROUTER_PBASED_CONTROL1

5.9.4 HROUTER_PBASED_CONTROL2

5.9.5 WCMP_HASH_TABLE0

5.9.6 WCMP_HASH_TABLE1

5.9.7 WCMP_HASH_TABLE2

5.9.8 WCMP_HASH_TABLE3

5.9.9 WCMP_NHOP_TABLE0

5.9.10 WCMP_NHOP_TABLE1

5.9.11 WCMP_NHOP_TABLE2

5.9.12 WCMP_NHOP_TABLE3

5.9.13 ARP_ENTRY_LOCK_CONTROL

5.9.14 ARP_USED_ACCOUNT

5.9.15 HNAT_CONTROL

5.9.16 NAPT_ENTRY_LOCK_CONTROL0

5.9.17 NAPT_ENTRY_LOCK_CONTROL1

5.9.18 NAPT_USED_ACCOUNT

5.9.19 ENTRY_EDIT_DATA0

5.9.20 ENTRY_EDIT_DATA1

5.9.21 ENTRY_EDIT_DATA2

5.9.22 ENTRY_EDIT_DATA3

5.9.23 ENTRY_EDIT_DATA4

5.9.24 ENTRY_EDIT_DATA5

5.9.25 ENTRY_EDIT_DATA6

5.9.26 ENTRY_EDIT_CONTROL

5.10 PHY control registers

5.10.1 Control register

5.10.2 Status Register

5.10.3 PHY identifier

5.10.4 PHY Identifier 2

5.10.5 Auto-negotiation advertisement register

5.10.6 Link partner ability register

5.10.7 Auto-negotiation expansion register

5.10.8 Next page transmit register

5.10.9 Link partner next page register

5.10.10 1000BASE-T control register

5.10.11 1000BASE-T status register

5.10.12 MMD access control register

5.10.13 MMD access address data register

5.10.14 Extended status register

5.10.15 Function control register

5.10.16 PHY-specific status register

5.10.17 Interrupt enable register

5.10.18 Interrupt status register

5.10.19 Smart speed register

5.10.20 Receive error counter register

5.10.21 Virtual cable tester control register

5.10.22 Virtual cable tester status register

5.10.23 Debug port

5.10.24 Debug port 2 (R/W port)

5.11 Debug register

5.11.1 Analog test control

5.11.2 System mode control

5.11.3 System control mode

5.11.4 HIB control and auto-negotiation test register

5.11.5 RGMII mode selection

5.11.6 Green feature configure register

5.12 MMD3 — PCS register

5.12.1 PCS control1

5.12.2 PCS status1

5.12.3 EEE capability register

5.12.4 EEE wake error counter

5.13 MMD7 — auto-negotiation register

5.13.1 AN package

5.13.2 AN status

5.13.3 AN XNP transmit

5.13.4 AN XNP transmit1

5.13.5 AN XNP transmit 2

5.13.6 AN LP XNP ability

5.13.7 AN LP XNP ability1

5.13.8 AN LP XNP ability2

5.13.9 EEE advertisement

5.13.10 EEE LP advertisement

5.13.11 EEE ability auto-negotiation result

6 Package Dimensions

7 Ordering Information

8 Top-Side Marking

QCA8337N Seven-port Gigabit Ethernet Switch Datasheet MKG–17793 Ver. 1.0 May 14, 2012 Confidential and Proprietary – Qualcomm Atheros, Inc. Not to be used, copied, reproduced in whole or in part, nor its contents revealed in any manner to others without the express written permission of Qualcomm Atheros, Inc. QUALCOMM is a registered trademark of QUALCOMM Incorporated. ATHEROS is a registered trademark of Qualcomm Atheros, Inc. All other registered and unregistered trademarks are the property of Qualcomm Incorporated, Qualcomm Atheros, Inc. or their respective owners and used with permission. Registered marks owned by Qualcomm Incorporated and Qualcomm Atheros, Inc. are registered in the United States of America and may be registered in other countries. This technical data may be subject to U.S. and international export, re-export, or transfer (“export”) laws. Diversion contrary to U.S. and international law is strictly prohibited. Qualcomm Atheros, Inc. 1700 Technology Drive San Jose, CA 95110-1383 U.S.A. Copyright © 2011–2012 Qualcomm Atheros Inc. All rights reserved. Qualcomm Atheros Confidential For Li Xiaoguang, Dare 15 October 2012

Revision History Date 3/15/2012 3/23/2012 5/11/2012  Update electrical characteristics Formal release Revision Details Revision Initial draft  Update pinout and descriptions for pin B1, A3, B2, B3, A5, B10, B12,B 14, B19, A33, B29, A47, B46, A56, A61, A63, B63, B69, A80, B70, A81, B71, A82, B72, A83, B73, A84, B74, A85, B75, A86, B76 0.1 0.2 1.0 MKG–17793 Ver. 1.0 MAY CONTAIN U.S. AND INTERNATIONAL EXPORT CONTROLLED INFORMATION 2 Confidential and Proprietary – Qualcomm Atheros, Inc. Qualcomm Atheros Confidential For Li Xiaoguang, Dare 15 October 2012

Contents 1 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 System block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 1.1 1.2 2 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 Pinout diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 Pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 2.1 2.2 3.1 3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 Basic switch function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 3.1.1 Lookup engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 3.1.2 Automatic address learning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 3.1.3 Automatic address aging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 3.1.4 Flow control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 3.1.5 ARL table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 3.1.6 Mirroring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.2 QoS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.2.1 Scheduling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.2.2 Ingress rate limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.2.3 Egress rate limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 3.2.4 Head-of-line blocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 3.3 VLAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 3.3.1 Port-based VLAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 3.3.2 802.1q VLANs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 3.3.3 VLAN security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 3.3.4 Port isolation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 3.3.5 Leaky VLAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 3.3.6 VLAN translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 3.3.7 VLAN translation table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 3.3.8 Egress mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 3.3.9 VLAN table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 3.4 ACL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 3.4.1 ACL rule . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 3.4.2 Action definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 MKG–17793 Ver. 1.0 MAY CONTAIN U.S. AND INTERNATIONAL EXPORT CONTROLLED INFORMATION 3 Confidential and Proprietary – Qualcomm Atheros, Inc. Qualcomm Atheros Confidential For Li Xiaoguang, Dare 15 October 2012

QCA8337N Seven-port Gigabit Ethernet Switch Datasheet Contents 3.5 3.4.3 MAC pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 3.4.4 IPv4 pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 3.4.5 IPv6 pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 3.4.6 Window pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 3.4.7 Enhanced MAC pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 3.4.8 Enhanced MAC pattern mask . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 IGMP/MLD snooping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 3.5.1 IEEE 802.3 reserved group addresses filtering control . . . . . . . . . . . . . . . . . . . 56 3.5.2 802.1x . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 3.5.3 Forwarding unknown . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 3.5.4 MAC limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 3.6 Atheros header . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 3.6.1 Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 3.6.2 Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 3.6.3 Header for read/write register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 3.7 MIB/statistics counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 3.8 LED control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 3.9 EEPROM programming format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 3.10 MDC/MDIO access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 3.11 HNAT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 3.11.1 Basic NAT table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 3.11.2 NAPT entry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 3.11.3 Router MAC address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 3.11.4 ARP entry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 3.12 IEEE 802.3az and energy efficient Ethernet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 3.12.1 IEEE 802.3az LPI mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 3.13 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 4 Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 4.1 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 4.2 Recommended operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 RGMII/GMII characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 4.3 Power-on strapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 4.4 4.4.1 Power-on-reset timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 4.5 AC timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 4.5.1 XTAL/OSC timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 4.5.2 MII timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 4.5.3 GMII timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 4.5.4 RGMII timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 4.5.5 SPI timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 4.5.6 MDIO timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 Typical power consumption parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 4.6 MKG–17793 Ver. 1.0 MAY CONTAIN U.S. AND INTERNATIONAL EXPORT CONTROLLED INFORMATION 4 Confidential and Proprietary – Qualcomm Atheros, Inc. Qualcomm Atheros Confidential For Li Xiaoguang, Dare 15 October 2012

QCA8337N Seven-port Gigabit Ethernet Switch Datasheet Contents 5 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 5.1 Register address space (offset range: 0x0000–0x0E98) . . . . . . . . . . . . . . . . . . . . . . . . . . 80 5.2 Global control registers (offset range: 0x0000–0x00E0) . . . . . . . . . . . . . . . . . . . . . . . . . . 81 5.2.1 MASK_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 5.2.2 PORT0_PAD_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 5.2.3 PORT5_PAD_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 5.2.4 PORT6_PAD_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 5.2.5 PWS_REG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 5.2.6 GLOBAL_INT0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 5.2.7 GLOBAL_INT1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 5.2.8 GLOBAL_INT0_MASK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 5.2.9 GLOBAL_INT1_MASK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 5.2.10 MODULE_EN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 5.2.11 MIB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 5.2.12 INTERFACE_HIGH_ADDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 5.2.13 MDIO master control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 5.2.14 BIST_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 5.2.15 BIST_RECOVER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 5.2.16 SERVICE_TAG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 5.2.17 LED_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 5.2.18 LED_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 5.2.19 LED_CTRL2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 5.2.20 LED_CTRL3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 5.2.21 GOL_MAC_ADDR0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 5.2.22 GOL_MAC_ADDR1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 5.2.23 MAX_FRAME_SIZE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 5.2.24 PORT0_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 5.2.25 PORT1_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 5.2.26 PORT2_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 5.2.27 PORT3_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 5.2.28 PORT4_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 5.2.29 PORT5_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 5.2.30 PORT6_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 5.2.31 HEADER_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 5.2.32 PORT0_HEADER_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 5.2.33 PORT1_HEADER_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 5.2.34 PORT2_HEADER_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 5.2.35 PORT3_HEADER_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 5.2.36 PORT4_HEADER_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 5.2.37 PORT5_HEADER_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 5.2.38 PORT6_HEADER_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 5.2.39 SGMII_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 EEE control registers (offset range: 0x0100–0x0168) . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 5.3 MKG–17793 Ver. 1.0 MAY CONTAIN U.S. AND INTERNATIONAL EXPORT CONTROLLED INFORMATION 5 Confidential and Proprietary – Qualcomm Atheros, Inc. Qualcomm Atheros Confidential For Li Xiaoguang, Dare 15 October 2012

QCA8337N Seven-port Gigabit Ethernet Switch Datasheet Contents 5.4 5.3.1 EEE_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 5.3.2 EEE_LOC_VALUE_1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 5.3.3 EEE_REM_VALUE_1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 5.3.4 EEE_RES_VALUE_1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 5.3.5 EEE_LOC_VALUE_2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 5.3.6 EEE_REM_VALUE_2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 5.3.7 EEE_RES_VALUE_2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 5.3.8 EEE_LOC_VALUE_3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 5.3.9 EEE_REM_VALUE_3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 5.3.10 EEE_RES_VALUE_3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 5.3.11 EEE_LOC_VALUE_4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 5.3.12 EEE_REM_VALUE_4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 5.3.13 EEE_RES_VALUE_4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 5.3.14 EEE_LOC_VALUE_5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 5.3.15 EEE_REM_VALUE_5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 5.3.16 EEE_RES_VALUE_5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117 Parser control registers (offset range: 0x0200–0x0270) . . . . . . . . . . . . . . . . . . . . . . . . . 117 5.4.1 NORMALIZE_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117 5.4.2 NORMALIZE_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 5.4.3 NORMALIZE_LEN_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 5.4.4 FRAM_ACK_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 5.4.5 FRAM_ACK_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 5.4.6 WIN_RULE_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 5.4.7 WIN_RULE_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 5.4.8 WIN_RULE_CTRL2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 5.4.9 WIN_RULE_CTRL3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 5.4.10 WIN_RULE_CTRL4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 5.4.11 WIN_RULE_CTRL5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 5.4.12 WIN_RULE_CTRL6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 5.4.13 WIN_RULE_CTRL7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 5.4.14 WIN_RULE_CTRL8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 5.4.15 WIN_RULE_CTRL9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 5.4.16 WIN_RULE_CTRL10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128 5.4.17 WIN_RULE_CTRL11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128 5.4.18 WIN_RULE_CTRL12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129 5.4.19 WIN_RULE_CTRL13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129 5.4.20 TRUNK_HASH_EN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130 5.5 ACL register (offset range: 0x0400–0x0454) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130 5.5.1 ACL_FUNC0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 5.5.2 ACL_FUNC1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 5.5.3 ACL_FUNC2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 5.5.4 ACL_FUNC3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 5.5.5 ACL_FUNC4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 MKG–17793 Ver. 1.0 MAY CONTAIN U.S. AND INTERNATIONAL EXPORT CONTROLLED INFORMATION 6 Confidential and Proprietary – Qualcomm Atheros, Inc. Qualcomm Atheros Confidential For Li Xiaoguang, Dare 15 October 2012

QCA8337N Seven-port Gigabit Ethernet Switch Datasheet Contents 5.6 5.5.6 ACL_FUNC5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 5.5.7 VLAN_TRANS_TEST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 5.5.8 PORT0_VLAN_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 5.5.9 PORT0_VLAN_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 5.5.10 PORT1_VLAN_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 5.5.11 PORT1_VLAN_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 5.5.12 PORT2_VLAN_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 5.5.13 PORT2_VLAN_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 5.5.14 PORT3_VLAN_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137 5.5.15 PORT3_VLAN_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138 5.5.16 PORT4_VLAN_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139 5.5.17 PORT4_VLAN_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139 5.5.18 PORT5_VLAN_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140 5.5.19 PORT5_VLAN_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 5.5.20 PORT6_VLAN_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 5.5.21 PORT6_VLAN_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 5.5.22 IPV4_PRI_BASE_ADDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143 5.5.23 IPV4_PRI_BASE_ADDR_MASK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144 Lookup register (offset range: 0x0600–0x0718) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144 5.6.1 ATU_DATA0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145 5.6.2 ATU_DATA1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145 5.6.3 ATU_DATA2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146 5.6.4 ATU_FUNC_REG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147 5.6.5 VTU_FUNC_REG0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148 5.6.6 VTU_FUNC_REG1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149 5.6.7 ARL_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150 5.6.8 GLOBAL_FW_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 5.6.9 GLOBAL_FW_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153 5.6.10 GOL_LEARN_LIMIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153 5.6.11 TOS_PRI_MAP_REG0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 5.6.12 TOS_PRI_MAP_REG1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 5.6.13 TOS_PRI_MAP_REG2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155 5.6.14 TOS_PRI_MAP_REG3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155 5.6.15 TOS_PRI_MAP_REG4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 5.6.16 TOS_PRI_MAP_REG5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 5.6.17 TOS_PRI_MAP_REG6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157 5.6.18 TOS_PRI_MAP_REG7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157 5.6.19 VLAN_PRI_MAP_REG0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158 5.6.20 LOOP_CHECK_RESULT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158 5.6.21 PORT0_LOOKUP_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158 5.6.22 PORT0_PRI_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160 5.6.23 PORT0_LEARN_LIMIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 5.6.24 PORT1_LOOKUP_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 MKG–17793 Ver. 1.0 MAY CONTAIN U.S. AND INTERNATIONAL EXPORT CONTROLLED INFORMATION 7 Confidential and Proprietary – Qualcomm Atheros, Inc. Qualcomm Atheros Confidential For Li Xiaoguang, Dare 15 October 2012

QCA8337N Seven-port Gigabit Ethernet Switch Datasheet Contents 5.6.25 PORT1_PRI_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164 5.6.26 PORT1_LEARN_LIMIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165 5.6.27 PORT2_LOOKUP_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166 5.6.28 PORT2_PRI_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167 5.6.29 PORT2_LEARN_LIMIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168 5.6.30 PORT3_LOOKUP_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169 5.6.31 PORT3_PRI_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171 5.6.32 PORT3_LEARN_LIMIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171 5.6.33 PORT4_LOOKUP_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172 5.6.34 PORT4_PRI_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 5.6.35 PORT4_LEARN_LIMIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 5.6.36 PORT5_LOOKUP_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176 5.6.37 PORT5_PRI_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 5.6.38 PORT5_LEARN_LIMIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179 5.6.39 PORT6_LOOKUP_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 5.6.40 PORT6_PRI_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182 5.6.41 PORT6_LEARN_LIMIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 5.6.42 GOL_TRUNK_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 5.6.43 GOL_TRUNK_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 5.6.44 GOL_TRUNK_CTRL2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 5.6.45 ACL_FWD_SRC_FLTR_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 5.6.46 ACL_FWD_SRC_FLTR_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 5.6.47 ACL_FWD_SRC_FLTR_CTRL2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 5.7 QM register (offset range: 0x0800–0x0B70) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 5.7.1 GLOBAL_FLOW_THD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189 5.7.2 QM_CTRL_REG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189 5.7.3 WAN_QUEUE_MAP_REG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190 5.7.4 LAN_QUEUE_MAP_REG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191 5.7.5 PORT0_WRR_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191 5.7.6 PORT1_WRR_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 5.7.7 PORT2_WRR_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 5.7.8 PORT3_WRR_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 5.7.9 PORT4_WRR_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194 5.7.10 PORT5_WRR_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194 5.7.11 PORT6_WRR_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 5.7.12 PORT0_EG_RATE_CTRL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196 5.7.13 PORT0_EG_RATE_CTRL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196 5.7.14 PORT0_EG_RATE_CTRL2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 5.7.15 PORT0_EG_RATE_CTRL3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 5.7.16 PORT0_EG_RATE_CTRL4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 5.7.17 PORT0_EG_RATE_CTRL5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 5.7.18 PORT0_EG_RATE_CTRL6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 5.7.19 PORT0_EG_RATE_CTRL7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203 MKG–17793 Ver. 1.0 MAY CONTAIN U.S. AND INTERNATIONAL EXPORT CONTROLLED INFORMATION 8 Confidential and Proprietary – Qualcomm Atheros, Inc. Qualcomm Atheros Confidential For Li Xiaoguang, Dare 15 October 2012

分享到：

赞收藏

资料库

高通QCA8337以太网交换芯片.pdf

相关推荐

网络技术

热门标签

最新资料