计算机组成原理实验报告__存储器实验.doc

发布时间：2022-06-09 发布人：admin 分类：说明书资料大小：1.07M 资料格式：doc 举报版权申诉

第1页 / 共6页

第2页 / 共6页

第3页 / 共6页

第4页 / 共6页

第5页 / 共6页

第6页 / 共6页

文本预览

实验 3：带字位扩展存储器功能部件的设计与实现 1.实验目的了解随机存储器的工作原理和过程，熟悉随机存储器的读写原理，根据存储器的工作原理，按照存储器字位扩展的基本原理则完成存储器功能部件的设计，并实现器件封装，测试存储器的读写功能。 2.实验内容（1）设计出存储器功能部件的基本结构。（2）选择芯片及若干元器件进行物理连线，完成存储器功能部件的设计并实现部件的封装。（3）对该部件进行模拟仿真测试，检查存储器功能部件的数据读写是否正确。 3.实验原理本实验采用 LPM_RAM_DQ 随机访问存储器（RAM）。其有八个数据输入端，即 B0--B7；而且有八位的地址线即 RA0--RA7；还有八位输出端即 O0--O7。实验中需要两片 74273 芯片，一个为地址寄存器即 MAR，另一个即为数据寄存器 MDR。另外还需要一片 74244，其有一个使能控制端即 RAM-BUS,此控制信号为低电平有效，完成将存储器的输出数据通过三态门输出的功能。存储器芯片上的 RD 作为存储器的读控制信号，其为上升沿触发。在 RD 为高电位即存储器数据输出有效期间应发出 CPMDR 脉冲控制信号，使存储器的读出数据锁存到存储器数据寄存器 MDR。另外，WR 和 WRE 分别作为存储器的写控制信号和写使能控制信号，在 WRE 为高电位期间，发出 WR 脉冲控制信号，此为上升沿有效，则可以把输入数据写入到主存储器中。 4.实验实施（1）设计出部件的逻辑原理图，画出部件的逻辑电路布线图。（2）拟定测试数据及测试方法。（3）检测模拟仿真测试结果的正确性。（4）对设计出的部件进行封装，并写出封装后芯片的功能表。 5.实验模拟电路图

电路图分析：首先此电路图经过编译是无错的。上边的那个 74273 是地址寄存器，由 A0-A7 输入，对应的输出 RA0-RA7。连接到存储器芯片 LPM_RAM_DQ 上的 RA[7..0]。下边的一个 74273 是数据寄存器接受 RAM 输出的数据最后竟三态门输出。编译此电路图得到其波形图。 6.波形图

波形图分析：在 0--170ns 时间段内由于 RAM-BUS 是高电位，因为它是低电平有效，所以不管其他的输入端怎么样，最终在此时间段内三态门输出的都是高阻状态即 O[7..0]全为 ZZ。在 170ns 以后正常读出。WRE 和 WR 都是高电平有效，所以在 40ns 时，开始将 04 写入 01 号地址中；从 120ns 开始将 06 写入 02 号地址中。到 220ns 时，从此时开始读出数据，首先读出的是 01 号地址的 04，其前面的 00 是其事件过渡时读出的。然后从 330ns 开始读出 02 地址中的数据 06。第一步封装图见附录。下面是位扩的电路图和波形图：电路图为：波形图：

上述波形图的分析：在 0--180ns 时间段内由于 RAM-BUS 是高电位，因为它是低电平有效，所以不管其他的输入端怎么样，最终在此时间段内三态门输出的都是高阻状态即 O[15..0]全为 ZZ。从 40ns 开始 WRE 和 WR 同为高电平，此时将 0302 写入地址 00，同样，在 130ns 时将 0405 写入地址 01。180ns 后因为 RAM-BUS 是低电位，可以正常读出。RD 和 CPMDR 为高电平有效。所以从图中可知，在 230ns 时读出地址 00 中的数据 0302；同理，在 320ns 时读出地址 01 中的数据 0504。位扩封装后的芯片见附表。下面为字扩的波形图：其波形图如下：

上述波形图的分析：在 0--200ns 时间段内由于 RAM-BUS 是高电位，因为它是低电平有效，所以不管其他的输入端怎么样，最终在此时间段内三态门输出的都是高阻状态即 O[15..0]和 Q[15..0]全为 ZZ。加入一个非门来控制片选信号，输入端为 CPMA。当输入 1 时，前一个芯片有效，对应的输出端为 Q[15..0]；输入 0 时后一个芯片有效，对应的输出端为 O[15..0]。从 50ns 开始 WRE 和 WR 同为高电平，当 CPMA 为高电位时即在 10ns，50ns 开始将 0506 写入地址 01，同样，在 150ns 时将 0708 写入地址 02；当 CPMA 为低电位时即在 50ns 时，开始将数据 0708 写入地址 01 中，同样，在 150ns 时开始将 0506 写入地址 02 中。180ns 后因为 RAM-BUS 是低电位，可以正常读出。RD 和 CPMDR 为高电平有效。所以从图中可知，当 CPMA 为高电位时即在 200ns 时，250ns 开始将地址 01 中的 0506 读出，同样，在 350ns 时将地址 02 中的 0708 读出；当 CPMA 为低电位时即在 200ns 时，250ns 开始将数据 0708 从地址 01 中读出，同样，在 350ns 时开始将 0506 从地址 02 中读出。字位扩的封装图见附录。实验感想：这次试验设计的为存储器，通过这次试验对模拟电路的设计得到进一步的认识，而且了解了 74 系列的芯片同一种芯片有不同的功能。实验中了解了在模拟电路设计中命名可以代替连线，可以进一步控制电路图的规模。除上述之外，我还进一步对波形图的分析得到进一步的提升，还有波形图的数据和控制信号的设置。与此同时，我更巩固了了字扩和位扩的知识，更近一步的学到了存储器的知识，尤其读数据，由于波形图数据繁多，分析有些困难，不过我最终明白了读取的道理及原理，最后顺利的读出了三个电路的波形图中的写入和读取的时间和相关地址、数据。总之，通过这次试验可以对我以后的实验带来好的影响。附录：封装图

说明：从左往右依次为第一个电路的封装图、位扩的封装图、子位扩的封装图（输出端 Q、O 根据片选信号分别输出）。

分享到：

赞收藏

资料库

计算机组成原理实验报告__存储器实验.doc

相关推荐

课程资源

热门标签

最新资料