2015年广东暨南大学数字电子技术考研真题.doc

发布时间：2022-09-15 发布人：admin 分类：说明书资料大小：0.12M 资料格式：doc 举报版权申诉

第1页 / 共5页

第2页 / 共5页

第3页 / 共5页

第4页 / 共5页

第5页 / 共5页

文本预览

2015 年广东暨南大学数字电子技术考研真题学科、专业名称：光学工程（080300）研究方向：考试科目名称：（820）数字电子技术考生注意：所有答案必须写在答题纸（卷）上，写在本试题上一律不给分。一、单项选择题（共 10 小题，每小题 3 分，共 30 分） 1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（） A、m1 与 m3 B、m4 与 m6 C、m5 与 m13 D、m2 与 m8 2、逻辑函数 F  BA A ( ) = ( )。 A. BA  B. B C. A D. BA  3、半加器和的输出端与输入端的逻辑关系是（） A、与非 B、或非 C、与或非 D、异或 4、TTL 集成电路 74LS138 是３/８线译码器，译码器为输出低电平有效，若输入为 A2A1A0 =101 时，输出： YYYYYYYY 01234567 为（）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、有一个左移移位寄存器，当预先置入 1011 后，其串行输入固定接 0，在 4 个移位脉冲 CLK 作用下，四位数据的移位过程是（）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000—0111

6．存储容量为 8K×8 位的 ROM 存储器，其地址线为（）条。 A、8 B、12 C、13 D、14 7、八位 D/A 转换器的最小电压增量为 0.01V,当输入代码为 10010001 时，输出电压为（） V。 A、1.28 B、1.54 C、1.45 D、1.56 8、T 触发器中，当 T=1 时，触发器实现（）功能。 A、置 1 B、置 0 C、计数 D、保持 9、指出下列电路中能够把串行数据变成并行数据的电路应该是（）。 A、JK 触发器 B、3/8 线译码器 C、移位寄存器 D、十进制计数器 10、只能按地址读出信息，而不能写入信息的存储器为（）。 A、 RAM B、ROM C、 PROM D、EPROM 二、填空题（共 5 小题，每小题 2 分，共 10 分） 1． (30.25) 10 = ( ) 2 = ( 2 . 逻辑函数 L = A'B'C'D' + A+ B+ C +D = ( 3 . 主从型 JK 触发器的特性方程 Q n+1= ( ) 16 。 )。 )。 4 . 用 4 个触发器可以存储 ( ) 位二进制数。 5. 右图所示电路中， Y＝（）。

三、综合应用题（共 5 小题，前 4 题每小题 20 分，第 5 题 30 分，共 110 分） 1. 设 8421BCD 码对应的十进制数为 X，当 X ≤2,或≥7 时电路输出 F 为高电平,否则为低电平。试设计该电路，并用与非门实现之。（20 分） 2．用四输入数据选择器实现函数 F(A, B, C)=BC+AB+AB'C'（20 分） 3．如图所示为由维持—阻塞型 D 触发器和主从型 J-K 触发器组成的电路。写出电路的驱动方程及状态方程，试画出触发器输出端 Q1、Q2 的波形（设触发器初始状态均为 0）。（20 分） CLK CLK

4．如图所示的用 555 定时器构成的电路是什么电路？求出 TV 、 TV 和 TV ，并画出其输出波形。（6 号引脚 vI1，2 号引脚 vI2）（20 分） 5．74LS161 是同步 4 位二进制加法计数器，逻辑功能表如下。利用 74LS161 设计一个异步清零方式的十进制加法器，画出其状态图，分析其能否自启动。（30 分） 74LS161 逻辑功能表 CR LD CTP CTT CLK Q3 Q2 Q1 Q0 0 1 1 1 1 × 0 1 1 1 × × 0 × 1 × × × 0 1 × 0 0 0 0 × × D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法计数

Q3 Q2 Q1 Q0 CO 74LS161 CLK CLK CR LD CTP CTT D3 D2 D1 D0

分享到：

赞收藏

资料库

2015年广东暨南大学数字电子技术考研真题.doc

相关推荐

考研

热门标签

最新资料