基于中小规模集成电路数字钟毕业论文.doc-资料库

fcl1988620-2157850-4744302543449238212.doc.pdf-第1页.png

第1页 / 共25页

fcl1988620-2157850-4744302543449238212.doc.pdf-第2页.png

第2页 / 共25页

fcl1988620-2157850-4744302543449238212.doc.pdf-第3页.png

第3页 / 共25页

fcl1988620-2157850-4744302543449238212.doc.pdf-第4页.png

第4页 / 共25页

fcl1988620-2157850-4744302543449238212.doc.pdf-第5页.png

第5页 / 共25页

fcl1988620-2157850-4744302543449238212.doc.pdf-第6页.png

第6页 / 共25页

fcl1988620-2157850-4744302543449238212.doc.pdf-第7页.png

第7页 / 共25页

fcl1988620-2157850-4744302543449238212.doc.pdf-第8页.png

第8页 / 共25页

四川信息职业技术学院毕业设计目录摘要 ............................................................... 1 第 1 章绪论 ........................................................ 2 第 2 章数字钟电路的设计方案 .......................................... 3 第 3 章数字钟电路的设计 .............................................. 4 3.1 秒脉冲产生电路的设计 ........................................... 4 3．1．1 电路设计 ................................................. 4 3.1.2 使用器件介绍 ............................................... 4 3.2 计数器电路的设计 ............................................... 7 3.2.1 六十进制计数器 .............................................. 7 3.2.2 十二进制计数器 .............................................. 7 3.2.3 使用器件介绍 ................................................ 8 3.3 译码显示电路的设计 ............................................ 10 3.3.1 电路设计 .................................................. 10 3.3.2 使用器件介绍 .............................................. 11 3.4 校时电路的设计 ................................................ 13 3.4.1 电路设计 .................................................. 13 3.4.2 基本 RS 触发器的介绍 ....................................... 14 3.5 整点报时电路的设计 ............................................ 16 3．5．1 电路设计 ................................................ 16 3．5．2 使用器件介绍 ............................................ 17 3.6 鸣叫电路的设计 ................................................ 18 第 4 章整机电路的工作原理 ........................................... 19 总结 .............................................................. 20 致谢 .............................................................. 21 参考文献 ............................................................ 22 附录 1 集成块引脚排列图 ............................................ 23 附录 2 数字钟整机电路图 ............................................ 24 I

四川信息职业技术学院毕业设计摘要近年来，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、定时广播、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，具有非常现实的意义。本次设计的数字钟是一种用数字电路技术实现时、分、秒计时的装置，并且在电路中加入了校时电路和整点报时电路，能够分别对时、分进行校正和整点报时，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。关键词：秒脉冲；计数器；译码显示；校时；整点报时第 1页共 24 页

四川信息职业技术学院毕业设计第 1 章绪论时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间，现在，数字钟的产生给人们生活带来极大的方便，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，得到广泛的应用，小到人们日常生活中电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。近年来，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。目前，数字钟功能越来越强，并有多种大规模集成电路可供选择，从本次设计要求的角度考虑，后面章节主要介绍以中小规模集成电路设计数字钟的方法。一般数字钟的主要功能是：1、用数字显示时、分、秒,12 小时循环一次。2、可以在任一时刻校准时间，要求可靠方便。3、能自动整点报时。随着社会的不断进步和科技的不断发展，数字钟已经逐步取代机械钟，将会成为人们工作、学习、生活中必不可少的工具。第 2页共 24 页

四川信息职业技术学院毕业设计第 2 章数字钟电路的设计方案数字钟实质上是一个对标准频率（1Hz）进行计数的计数电路，由于计数的起始时间不可能与标准时间（北京时间）一致，所以需要在电路上加一个校时电路。同时标准的 1Hz 信号必须准确，一般采用石英晶体振荡器电路构成数字钟。图 2-1 是一般数字钟的电路组成方框图。图 2-1 数字钟的整机框图由图 2-1 可见，数字钟由以下几部分组成：石英晶体振荡器电路和分频器电路组成的秒脉冲发生器；校时电路；报时电路；六十进制秒、分计数器及十二进制时计数器电路；以及秒、分、时的译码显示电路等。第 3页共 24 页

四川信息职业技术学院毕业设计第 3 章数字钟电路的设计 3.1 秒脉冲产生电路的设计 3．1．1 电路设计数字钟的秒脉冲产生电路通常由石英晶体振荡器加分频器构成。常见的石英晶体振荡器由 CMOS 反相器构成，选用振荡频率为 32768Hz 的石英晶体。因为 32768= ，只要经过分频就可以得到稳定度很高的秒信号。分频器选用 14 位二进制串行计数器 CD4060，再加一级触发器二分频，就能够对石英晶体振荡器输出的 32768Hz 信号进行分频。图 3-1 所示是一种秒脉冲发生器的具体电路。图 3-1 秒脉冲产生电路 3.1.2 使用器件介绍 1. 14 位二进制串行计数器 CD4060 CD4060 的引脚如图 3-2 所示。第 4页共 24 页

四川信息职业技术学院毕业设计图 3-2 CD4060 引脚排列图 CP 1 ：时钟（计数）脉冲输入端，下降沿有效。 CP 0 、 0CP ：脉冲输出。CP 0 与 CP 1 相位相同， 0CP 与 CP 1 相位相反。 RST：异步清零端高电平有效，即该端为高电平时计数器清零，该端通常处于低电平。 Q4 Q10、Q12、Q13、Q14：计数器分频器输出。电源电压 VCC：4060 为+（3 18）V，CD4060 为+（4.5 5.5）V。输入电压：0 VCC。 CD4060 典型传输延迟时间为 58ns，最高工作频率为 45MHz。表 3-1 芯片 CD4060 功能表输入 CP 1 X ↓ ↑ RST H L L 输出清除计数保持注：X—上升沿或下降沿 ↓—下降沿 ↑—上升沿 H—高电平 L—低电平 2．触发器 74LS74 在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Qn+1=D，其输出状态的更新发生在 CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前 D 端的状态，D 触发器的应用很广，可用作分频、移位寄存等。这里只介绍 74LS74 型号的集成块。图 3-3 为双 D74LS74 的引脚排列及逻辑符号。功能如表 3-2。第 5页共 24 页

四川信息职业技术学院毕业设计图 3-3 74LS74 引脚排列及逻辑符号引脚功能如下： SD ：异步预置端。低电平有效，即该端为低电平时，触发器 Q 端预置高电平。 RD ：异步清零端，低电平有效，即该端为低电平时，触发器 Q 端清零。 CP：脉冲接收端。上升沿脉冲有效。 Q：芯片脉冲的输出端。 D：脉冲状态输入端。芯片 74LS74 的典型传输延迟时间为 19 纳秒，最高工作频率 33MHZ，典型总功耗为 20 毫瓦。表 3-2 74LS74 功能表输入输出 0 1 0 1 1 1 1 0 0 1 1 1 CP × × × ↑ ↑ ↓ D × × × 1 0 × 1 0 φ 1 0 0 1 φ 0 1 注：X—任意态 ↓—高到低电平跳变 ↑—低到高电平跳变（）—现态 ( )—次态 φ—不定态从 D 触发器的特性方程不难看出，只要令 D= ，D 触发器就可以构成 T′触发器，即构成 D 触发器的计数形式。图 3-4（a）为 D 触发器的计数形式，图 3-4（b）所示为其工作波形。第 6页共 24 页

四川信息职业技术学院毕业设计图 3-4 接成计数器形式的 D 触发器从图 3-4（b）可以看出，每来一个 CP 脉冲，D 触发器就翻转一次，显然能实现计数功能。 3.2 计数器电路的设计 3.2.1 六十进制计数器在数字钟电路中，秒、分计数器均为六十进制计数器。如下图 3-5 所示。图 3-5 六十进制计数器从图 3-5 看出，当十位片为 0110 状态、个位片为 0000 状态时，反馈与门的输出为 1，使个、十位计数器均复位到 0，从而完成六十进制计数的功能。 3.2.2 十二进制计数器在数字钟电路中，时计数器为十二进制计数器。如下图 3-6 所示。第 7页共 24 页

资料库

基于中小规模集成电路数字钟毕业论文.doc

相关推荐

课程资源

热门标签

最新资料