2012年广东暨南大学数字电子技术考研真题.doc

发布时间：2022-09-15 发布人：admin 分类：说明书资料大小：0.43M 资料格式：doc 举报版权申诉

第1页 / 共7页

第2页 / 共7页

第3页 / 共7页

第4页 / 共7页

第5页 / 共7页

第6页 / 共7页

第7页 / 共7页

文本预览

2012 年广东暨南大学数字电子技术考研真题学科、专业名称：光学工程、光学工程（专业学位）研究方向：考试科目名称： 820 数字电子技术考生注意：所有答案必须写在答题纸（卷）上，写在本试题上一律不给分。一、（14 分）选择题 1．单稳态触发器输出脉冲的宽度主要取决于 A．触发脉冲的宽度 C．电源电压的数值 B．触发脉冲的幅度 D．组成微分或积分电路的电阻、电容参数 2．能起定时作用的电路是[ ]。 A、施密特触发器 C、多谐振荡器 B、单稳态触发器 D、译码器 3．用 n 级触发器组成计算器，其最大计数模是[ ] 。 A、n B、2n C、 2n D、 n2 4．A/D 转换器将最高频率为 10KHz 的电压信号转换为数字量，根据采样定理，其采样频率应不低于[ A．60 B．50 ] KHz。 C．20 D． 40 5．下列存储器中，[ ]存储器在掉电后仍能保证所存的数据不丢失。 A．EPROM B．动态 RAM C．静态 RAM 6．电路如图 1 所示，其中能完成 Q n 1 n Q  A 的电路是[ ] 。图 1 7. 已知时钟脉冲频率为 f，欲得到频率为 0.2f 的矩形波应采用[ ]。 A. 5 位二进制计数器 C. 多谐振荡器 B. 五进制计数器 D. 施密特触发器

二、（24）简答题 1．分别写出 G=0 和 G=1 时，图 2 所示电路 F 的表达式。图 2 2．写出十进制数“－18” 的二进制数的原码和补码。 3．列出 F  BA  CD 的对偶式 G 及反函数 F 。 4．列出 Y  ( CBA  )  CD 的最大项表达式  Y JM 。 5．某 TTL 门的参数如下： I IH 20 A ， I IS 5.1 mA ， I H 0 max  400 A ， I L 0 max  15 mA ，求其扇出系数 N。 6．逻辑函数 F  (ABCD  ）、、、、（） 87521 ，约束条件为 AB  AC 0 用卡诺图化简成最简与或式。三、（20 分）逻辑电路及其输入信号 A、B、C 的波形分别如图 3 所示。请分析各电路，并画出各输出波形。（设触发器初态为 0）图 3 考试科目：数字电子技术共 6 页，第 2 页

四、（14 分）时序电路如图 4 所示。（1）写出驱动（激励）方程、状态方程。（2）列出完整的状态转换表、状态转换图和时序图，指出其逻辑功能。（3）试改用 JK 触发器组成相同逻辑功能的电路，列出驱动方程，可不画电路。图 4 五、（12 分）图 5(a)是由双四选一数据选择器和门电路构成的电路，回答下列问题：（1）写出输出 F1、F2 的最简与或式。（2）采用 3 线—8 线译码器 74LS138 [ 见图 5(b) ] 实现 F1，画出电路。（3）用两个集电极开路的 2 输入端的与非门实现 F2，画出电路。图 5 (a) (b)

六、（ 14 分） 1．分析说明图 6 计数器电路构成多少进制的计数器。若将电路中的与非门的输出改接到 DR 端，令 1LD ，该电路将变为多少进制的计数器？图 6 2. 分析说明图 7 计数器电路构成多少进制的计数器。若将两片 74LS160 都换为 74LS161，该电路将变为多少进制的计数器？图 7 3．触发器电路和各输入信号波形如图 8，设触发器的初始状态为 0，画出 Q 和 Z 对应于 CP 的波形。图 8

七、（14 分）路灯由安装在三个不同地方的开关 A、B、C 控制，并由总电源开关 S 控制供电。当 S 闭合时供电，改变开关 A、B、C 中任何一个的状态，都能控制电灯由亮变灭，或由灭变亮。当总电源开关 S 断开时，则路灯不亮。试用 4 选 1 数据选择器及适当的门电路设计该路灯控制电路。要求列出必要的过程，画出电路，并提出其他较好的方案。考试科目：数字电子技术共 6 页，第 4 页八、（14 分）由一个三位二进制加法计数器和一个 ROM 构成的电路如图 9 所示，要求：（1）写出 F1、F2、F3 的表达式。（2）画出 CP 作用下 F1、F2、F3 的波形（设计数器初态为 0）。图 9 九、（12 分）由 555 定时器组成的电路及输入波形如图 10 所示。分析说明电路中的 555 各组成什么电路，简要说明电路的工作原理，试对应 iu 画出 01u 及

02u 的波形（定性画出 02u 波形），图 11 是 555 的结构图。图 10 图 11 十、（12 分）试用 JK 触发器设计一个同步时序电路，它的状态转换图如图 12 所示，请列出设计过程。图 12

分享到：

赞收藏

资料库

2012年广东暨南大学数字电子技术考研真题.doc

相关推荐

考研

热门标签

最新资料