FPGA工作原理和结构介绍.pdf

发布时间：2022-06-09 发布人：admin 分类：说明书资料大小：1.06M 资料格式：pdf 举报版权申诉

nx74119-5093603-16359647247000014057.pdf-第1页.png

第1页 / 共9页

nx74119-5093603-16359647247000014057.pdf-第2页.png

第2页 / 共9页

nx74119-5093603-16359647247000014057.pdf-第3页.png

第3页 / 共9页

nx74119-5093603-16359647247000014057.pdf-第4页.png

第4页 / 共9页

nx74119-5093603-16359647247000014057.pdf-第5页.png

第5页 / 共9页

nx74119-5093603-16359647247000014057.pdf-第6页.png

第6页 / 共9页

nx74119-5093603-16359647247000014057.pdf-第7页.png

第7页 / 共9页

nx74119-5093603-16359647247000014057.pdf-第8页.png

第8页 / 共9页

文本预览

FPGAn9(0 =FPGA{0> FPGA£Field¤Programmable Gate Array⁄§ =y|?§§§·3PAL!GAL!CPLD?§˜:? u—"§·;^8⁄>·£ASIC⁄+¥«‰>· y§Q)ß‰>·v§qk?§>·Œk" :" =FPGAn> FPGA^6LCA£Logic Cell Array⁄øVg§S)6‹CLB£Conﬁgurable Logic Block⁄!\‹IOB£Input Output Block⁄Sº£Interconnect⁄ n'"Xª1⁄«: FPGA|^.ØL£16@1RAM⁄5¢y|6§zØLº D>u\§>u25˜ƒ6>·‰˜I/O§dd ⁄Q¢y|6ıUq¢yS6ıU˜6‹§ø ‹m|^7Æºpº‰ºI/O‹" 1

eªlook up table(LUT) 1.Look-up table with N-inputs can be used to implement any combina- torial function of N inputs. 2.LUT is programmed with the truth-table Here is an example of LUT: 4-input AND gate 2

eªSº£Interconnect⁄‹£SB⁄ª FPGA6·ˇLS•;\1?§Œ5¢y§ ;3;¥ß‰66ıU–9‹m‰‹ I/OmØ“§¿“ß‰FPGA⁄U¢yıU§FPGA#Nˆg ?§" 3

=FPGA¡(> 8c6FPGAE·˜uØLE§ﬁ†kc ˜5U§¿~^ıU£XRAM! ¤+nDSP⁄M£ASIC .⁄‹"Xª⁄«£5Tª·«¿ª§¢SzXFPGA kAS(⁄§FPGA¡d7'⁄§'O?§\ !˜?§6!¤+n!i\‹“RAM!·L ]!Si.ıUSi;^M‹" 1'?§\£IOB⁄ ?§\/{¡I/O§·¡.>·'§ ⁄>A5eØ\/&˜ƒ§«¿(Xª1-2 ⁄«" FPGASI/OU|'a§z|UÆ/|–I/OIO" ˇL ^(„§•>IOI/OnA5§–N˜>6 §–UC! e.>{" 8c§I/O“˙5p§p FPGAˇLDDRME–|–p2GbpsŒ˙" 4

\&–ˇLIOB‹;\FPGAS§ – \FPGA S " \ & † LIOB ‹ ; \ FPGA S§–m£Hold Time⁄ƒ–$§ˇ~%@0" Bu+n•Aı«>IO§FPGAIOBy'eZ| £bank⁄§zbankIOd>VCCOß‰§bankUk «VCCO§bankVCCO–" k>IOUº 3§VCCO>·IO˜^" 2'6‹£CLB⁄ CLB·FPGAS˜6" CLB¢SŒA5‹ §·zCLB„m’§dd4‰6 \! .>·£ı·E^⁄>u|⁄" m’·p(„ §–Ø?1–B?n|6!£M‰RAM" 3Xilinxœi FPGA ¥§CLBdı£4‰2⁄SliceN\6⁄§ Xª1-3⁄«"zCLB‹=–^u¢y|6!S6§– '“RAM'“ROM" 5

Slice·Xilinxœi‰´˜6§S(Xª1-4⁄«§ Sliced4\…Œ! ?6! 6! ;6…ŒE^| ⁄" 6)‰£XORG⁄;^£MULTAND⁄§ ‰–ƒSlice¢y2bit\§;^^uJpƒ{˙¶ ?6d;^?&…ŒE^£MUXC⁄|⁄§^u¢yﬂ \~{¶4\…Œu)^u¢y4\LUT! '“RAM ‰16 ’ A£M£Virtex-5X¡Slice¥\…Œ6\§–¢ y6\LUT‰64’A£M⁄¶?6)^ﬂ?§^uJ pCLB‹?n" 6

3'Œi¤+n‹£DCM⁄ SıŒFPGAJłŒi¤+n£XilinxFPGAk ø«A5⁄" Xilinxk?FPGAJłŒi¤+n·£‰" ·£‰UJł(¤n§U$¸˜§¿¢yL¨ıU" 4'i\“‹RAM£BRAM⁄ ıŒFPGAkSi‹RAM§ø—FPGAA^ („5" ‹RAMRAM! VRAM! SN/; £CAM⁄–9FIFO~^;(" RAM! FIFO·’˚9Vg§3 dPª" CAM;3Sz;¥k’6§ \CAM¥Œ‹SzŒ?1’§¿£Œ ⁄kŒ/§ˇ3·d/¥k2A^"‹RAM§ 7

–FPGA¥LUT („/⁄RAM!ROMFIFO("3¢SA^ ¥§¡S‹RAMŒ·J¡›ˇ" ¡‹RAMN18k’A§=18’A! 1024§ –IUC§vK˜k§?UN£ ⁄Uu18k’A¶g§UL36’A",§–ı ¡‹RAM?Ø5/⁄RAM§du¡S‹RAMŒ§ 2¡^K" 5'·L] ]ºˇFPGAS⁄k§º†ß‰X &3º˜UD" FPGA¡SkX·L]§ †!!'y'4aaO"1a· ]§^u¡S¤E/¶1a·] §^–⁄¡Bankmp&1¤&¶1na·Æ ]§^u⁄˜6m6pº¶1oa·'“ ]§^u;k¤!E&" 3¢S¥OIJ]§g˜/ \6L(^J]5ºˇ‹" l ø§]ƒ^{O(Jk!’X" 6'.SiıU S i ı U ‹ DLL £Delay Locked Loop⁄! PLL £Phase Locked Loop⁄!DSPCPU^?n£SoftCore⁄"y35·LSiı U§ƒ¡FPGA⁄X?O§ƒ^MØ OU§¯SOC†L" DLLPLLkaqıU§–⁄¤p! $¸˜ “ ' “§– 9 ’ N £ ı U" Xilinxœ i ) ¡ 8 ⁄ DLL§Alteraœi¡8⁄PLL§Latticeœi#.¡8⁄ PLLDLL" PLL DLL–ˇLIP)⁄B/?1+n" DLL(Xª1-5⁄«" 8

分享到：

赞收藏

资料库

FPGA工作原理和结构介绍.pdf

相关推荐

课程资源

热门标签

最新资料