Xilinx平台DDR3设计教程之应用篇（中文版教程）.pdf

发布时间：2022-06-14 发布人：admin 分类：说明书资料大小：4.70M 资料格式：pdf 举报版权申诉

7be0bc8b-248a-4e31-96b3-403fd9d1a05e.pdf-第1页.png

第1页 / 共27页

7be0bc8b-248a-4e31-96b3-403fd9d1a05e.pdf-第2页.png

第2页 / 共27页

7be0bc8b-248a-4e31-96b3-403fd9d1a05e.pdf-第3页.png

第3页 / 共27页

7be0bc8b-248a-4e31-96b3-403fd9d1a05e.pdf-第4页.png

第4页 / 共27页

7be0bc8b-248a-4e31-96b3-403fd9d1a05e.pdf-第5页.png

第5页 / 共27页

7be0bc8b-248a-4e31-96b3-403fd9d1a05e.pdf-第6页.png

第6页 / 共27页

7be0bc8b-248a-4e31-96b3-403fd9d1a05e.pdf-第7页.png

第7页 / 共27页

7be0bc8b-248a-4e31-96b3-403fd9d1a05e.pdf-第8页.png

第8页 / 共27页

文本预览

现在你应该已经看完了仿真和综合教程我们进入了设计篇，说白了就是讲一讲DDR IP的用户接口是怎么用的用户接口在哪里？请你打开下面这个目录里面的example_top.v这也就是你综合出来工程的顶层文件了

我们来理一理这个文件的结构吧开头部分，全是介绍，你删了都关系

然后是各种参数的设定这里有bank，row，column，rank，等等各种设置其实你不用动它们这些都是你之前选条子的时候已经选好了的不记得自己选什么条子了？乖乖，你不如再翻翻仿真教程先？

各种仿真延迟参数也跟你选的条子有关你也别管了我都不管这些

和DDR条子的各种接口你要知道，用户接口是个内部接口，你这里当然看不到了。如果之前选了“use system clock”的话这里就看不到clk_ref相关的参考时钟管脚了。这里顺便提一下column和row地址是在ddr3_addr里面复用的。column一般是10bit宽度。row一般14-16bit宽度。ddr3_ba是选bank的，一般是3bit宽度，对应8个bank。ddr3_cs_n是选rank的，有几个rank就有几个bit的宽度，因为要考虑啥都不选的情况，和之前几个参数不一样的。

各种参数配置相互之间的关系换算，选择继续和你没有关系作为设计者的你，可以继续无视这些部分

各种wire定义你有兴趣研究不？我是没兴趣

终于开始实例化DDR3了看见DDR3 右边的#号了没？这说明下面这些都不是管脚，而是配置用的参数。你继续不用改这都六百多行了，你还是啥也不用改。

分享到：

赞收藏

资料库

Xilinx平台DDR3设计教程之应用篇（中文版教程）.pdf

相关推荐

开发技术

热门标签

最新资料