logo资料库

CMOS施密特触发器电路及版图设计.doc

发布时间：2022-06-08 发布人：admin 分类：说明书 资料大小：0.75M 资料格式：doc 举报 版权申诉
第1页 / 共18页
第2页 / 共18页
第3页 / 共18页
第4页 / 共18页
第5页 / 共18页
第6页 / 共18页
第7页 / 共18页
第8页 / 共18页
资料共18页，剩余部分请下载后查看
    附件三 设计 题目 按 A15 .CMOS 施密特触发器电路及版图设计 成绩 CMOS 施密特触发器电路版图设计及 DRC 验证 课 程 设 计 主 要 内 容 指 导 教 师 评 语 建议：从学生的工作态度、工作量、设计（论文）的创造性、学术性、实用性及书面表达能力等方面给出评价。 签名： 20 年 月 日 1
    目录 一·课程设计任务....................................................................................................4 1、设计目的..............................................................................................................4 2、设计要求..............................................................................................................4 二·课程设计原理及设计方案................................................................................4 1、设计原理..............................................................................................................4 2、设计方案..............................................................................................................6 3、工具软件和测试环境介绍..................................................................................7 三·课程设计的步骤和结果....................................................................................7 1、电路设计..............................................................................................................8 2、符号设计..............................................................................................................9 3、版图设计..............................................................................................................9 四·实验结果与分析..............................................................................................13 1、总设计过程与分析............................................................................................13 2、电路设计过程与分析........................................................................................14 3、版图设计过程与分析........................................................................................15 4、DRC 验证.............................................................................................................16 五·课程设计总结..................................................................................................17 六·设计体会..........................................................................................................17 七·参考文献..........................................................................................................18 八·附录 2
    一·课程设计任务 1、设计目的 完成施密特触发器电路及版图设计 2、设计要求 （1）电路面积最优； （2）注意设计 CMOS 工艺实现； （3）版图设计采用最小尺寸设计采用工艺库 smic13mmrf_1233 （4）版图设计过程采用最小尺寸 （5）完成 DRC 验证 二·课程设计原理及设计方案 1、设计原理 施密 MV 特触发器[ Schmitt38 ]有两个重要特性: 1.对于一个变化很慢的输人波形，在输出端有一个快速翻转的响应。 2.该器件的电压传输特性表明对正向和负向变化的输入信号有不同的开关阈值。这表 现在 图 2.2.1 中，图中显示了施密特触发器典型的电压传输特性(和它的电路符号)。由 低至高和由高至低翻转时的开关阈值分别称为 MV 和 MV 滞环电压定义为这二者之差。 施密特触发器的一个主要用途是把一个含噪声或缓慢变化的输人信号转变成一个“干 净”的数字输出信号，如图 2.2.2 所示。注意滞环如何抑制了信号上的振荡。同时，应当 能看到输出信号快速地由低至高(和由高至低)翻转。陡峭的信号斜率一般很有好处，例如 它通过抑制直流通路电流来减少功耗。施密特触发器这一概念的“秘密”就在于它运用了 正反馈。 3
    CMOS 实现 图 2.2.1 非反相施密特触发器 图 2.2.3 为施密特触发器一种可能的 CMOS 电路实现。这一电路的基本设想是 CMOS 反 相器的 开关阈值是由 MOS 管和 NMOS 管之间的(导电因子)比率( 率可使阈值 MV 升高，减小这一比率则使 MV 降低。如果翻转方向不同会 n/kk p )决定的。增加这一比 这一比率不同， 使 则可以引起不同的开关阈值以及滞环效应。这可以借助反馈来实现。 图 2.2.2 用施密特触发器抑制噪声 图 2.2.3 CMOS 施密特触发器 4
    假设 inV 最初等于 0，所以 outV 也为 0。反馈环使 PMOS 管 4M 偏置在导通模式，而 3M 则 关断。 输人信号等效地连到一个反相器上，该反相器包括两个并联的 PMOS 管( 2M 和 4M ) 作为上拉网络， 以及一个 NMOS 管( 1M )作为下拉网络。因此这一反相器的等效晶体管比 率为 k M1 /( k M 2  k M 4 ) ，提高了开关阈值。 反相器一旦切换，反馈环就关断 4M 并使 NMOS 器件 3M 导通。这一附加的下拉器件加 速了翻转并产生一个斜率很陡的“干净”的输出信号。 在由高至低的翻转中也可以观察到类似的情形。在这一情形中，下拉网络最初由并联 的 1M 和 3M 构成，而上拉网络由 2M 构成。此时开关阈值降低到 MV 。 施密特触发器 VTC 特性及开关阈值如何随 PMOS 与 NMOS 宽度比值（k）变化的模拟结 果如图 2.2.4 所示。 图 2.2.4 施密特触发器的模拟结果 2、设计方案 另一种 CMOS 施密特触发器如图 2.2.5 所示。本次实验采用此种施密特触发器结构。 对于由低至高的翻转，晶体管 2M 的导通只在节点 X（即饱和负载反相器 1 ~ MM ）的 5 V 输出电压达到如下值的时候发生： 略体效应并假设两个器件均处于饱和状态，由此可推导出以下 MV 的表达式： 。我们以 inV 的这个值作为 MV 的近似值。忽 V  in V Tn X  5
    k  n    w L    1 {  V M    V V Tn DSAT V  n n }  k  n DSAT 2 2    w L    5 {  V DD  ( V M   V Tn  ）  V V Tn DSAT V  n n } DSAT 2 2 V V  Tn DSAT n + V V M  = DSAT 2 2 n  (( V D D  V D SAT n )  V (1+ W / W ) 1 5  V DSAT n DSAT 2 2 n )(W / W ) 1 5 类似地，可以推导出为 MV ： ( V Tp  V D D )  V D SATp V + V M  = DSATp )(W / W ) 4 6 DSATp  2 2  ( V  V 2 2 Tp (1+ W / W ) 4 6 DSA 图 2.2.5 另一种 CMOS 施密特触发器 3、工具软件和测试环境介绍 本实验采用 Linux 操作系统，软件采用 Cadence icfb。 三·课程设计的步骤和结果 首先启动 icfb。点击 Tools—Library Manager。按照规定要求创建好。 在 icfb 中，设计的管理以库的方式进行。库管理器中包含有设计使用的工艺库和 icfb 软件提供的一些元件库。用户在工作过程中建立的库也放在库管理器中。无论画电路图还 是设计版图，都和建库有关，建电路图库的步骤如下： 6
    (1）Library Manager 界面点击 File 菜单,出现下拉菜单,选命令 →New→Library,出现 “New Library 对话框。 ” (2）在对话框 Library 的 Name 项中输入新库名 cmosst 。 (3）由于新建库后面还将用于版图绘制，因此选第二个选项，即 “Attach to an Existing techfile,单击“OK“按钮，选择工艺库 smic13mmrf_1233。 1、电路设计 （1）Library Manager 界面点击 File 菜单,出现下拉菜单,选命令 New→Cell View,出现 “Creat New File 对话框。 ” （ 2 ） 在 对 话 框 Cell Composer-Schematic。点击 ok Name 项 中 输 入 新 库 名 st 。 在 对 话 框 Tool 选 项 后 选 择 （3）点击键盘“I”键添加器件。PMOS 采用工艺库 smic13mmrf_1233 中的 p12。NMOS 采 用工艺库 smic13mmrf_1233 中的 n12。 （4）添加器件后，按照电路图原理结构进行绘图与连线。 （5）点击键盘“P”添加 I/O 口，电源与地均采用 inputOuput。并标注 VDD 与 VSS。电路 图如图 3.1.1 所示 图 3.1.1 CMOS 施密特触发器电路图 7
    2、符号设计 （1）Library Manager 界面点击 File 菜单,出现下拉菜单,选命令 New→Cell View,出现 “Creat New File 对话框。 ” （ 2 ） 在 对 话 框 Cell Composer-Symbol。点击 ok Name 项 中 输 入 新 库 名 st 。 在 对 话 框 Tool 选 项 后 选 择 （3）施密特符号采用如图 2.2.1（b）所示。设计后的图片如图 3.2.1 所示 图 3.2.1 施密特触发器电路符号 3、版图设计 （1）Library Manager 界面点击 File 菜单,出现下拉菜单,选命令 New→Cell View,出现 “Creat New File 对话框。 ” （2）在对话框 Cell 击 ok Name 项中输入新库名 st。在对话框 Tool 选项后选择 Virtuoso。点 （3）版图设计 LSW 各个工艺层的对应标号如下所示： AA：有源区 NW：N 阱 PW:P 阱 GT： 栅极多晶硅 SP：P+注入 SN: N+注入 M1: 金属层 1 M2: 金属层 （4）按照所设计电路图，进行版图设计。查找版图工艺库要求，采用如下版图设计尺寸 规则（部分主要规则）所示： 8
    分享到：
    赞 收藏

    相关推荐

    资料库

    课程资源

    共收录17145份资料，累计13个分类，关注成员有19位，主要包括：PHP,网络管理,网页制作,Java,.Net,数据库,3G/移动开发,C/C++,游戏开发,嵌入式,讲义,软件测试,专业指导

    热门标签

    PHP 网络管理 网页制作 Java .Net 数据库 3G/移动开发 C/C++ 游戏开发 嵌入式 讲义 软件测试 专业指导

    最新资料