quartus_handbook 中文版.pdf

发布时间：2022-06-14 发布人：admin 分类：说明书资料大小：2.63M 资料格式：pdf 举报版权申诉

8cecb385-b33a-455b-a43b-a867991ef450.pdf-第1页.png

第1页 / 共246页

8cecb385-b33a-455b-a43b-a867991ef450.pdf-第2页.png

第2页 / 共246页

8cecb385-b33a-455b-a43b-a867991ef450.pdf-第3页.png

第3页 / 共246页

8cecb385-b33a-455b-a43b-a867991ef450.pdf-第4页.png

第4页 / 共246页

8cecb385-b33a-455b-a43b-a867991ef450.pdf-第5页.png

第5页 / 共246页

8cecb385-b33a-455b-a43b-a867991ef450.pdf-第6页.png

第6页 / 共246页

8cecb385-b33a-455b-a43b-a867991ef450.pdf-第7页.png

第7页 / 共246页

8cecb385-b33a-455b-a43b-a867991ef450.pdf-第8页.png

第8页 / 共246页

前言

文档编制约定

第1章：设计流程

引言

图形用户界面设计流程

EDA工具设计流程

命令行设计流程

命令行可执行文件

使用标准命令行命令和脚本

使用Tcl命令

建立Makefile脚本

设计方法和设计规划

自上而下与自下而上的设计方法比较

自上而下渐进式编译设计流程

自下而上的渐进式编译流程

第2章：设计输入

引言

建立工程

使用修订(Revision)

使用版本兼容的数据库

转换MAX+PLUS II工程

建立设计

使用Quartus II模块编辑器

使用Quartus II文本编辑器

使用Quartus II 符号编辑器

使用Verilog HDL、VHDL以及AHDL

使用Altera宏功能

使用知识产权(IP)宏功能

使用MegaWizard插件管理器

在Quartus II软件中例化宏功能

在Verilog HDL和VHDL中例化

使用端口和参数定义

推断宏功能

在EDA工具中例化宏功能

使用Black-Box方法

按推断进行例化

使用Clear-Box方法

第3章：约束输入

引言

使用分配编辑器

使用引脚规划器

Settings对话框

分配设计分区

在Project Navigator中分配设计分区

采用Design Partitions窗口分配设计分区

导入分配

验证引脚分配

第4章：综合

引言

Quartus II Verilog HDL和VHDL集成综合

使用其他EDA综合工具

控制Analysis & Synthesis

使用Compiler指令和属性

使用Quartus II逻辑选项

使用Quartus II综合网表优化选项

使用设计助手检查设计可靠性

使用RTL查看器和状态机查看器分析综合结果

RTL查看器

状态机查看器

采用技术映射查看器分析综合结果

进行渐进式综合

第5章：布局布线

引言

进行完整的渐进式编译

分析适配结果

使用Messages窗口查看适配结果

使用Report窗口或Report文件查看适配结果

使用时序逼近平面布局图来分析结果

使用设计助手检查设计的可靠性

优化适配

使用位置分配

设置用于控制布局布线的选项

设置Fitter选项

设置物理综合优化选项

设置影响适配的不同逻辑选项

使用资源优化向导

使用设计空间管理器

通过反标保留分配

第6章：基于模块的设计

引言

Quartus II基于模块的设计流程

使用LogicLock区域

在自上而下渐进式编译流程中使用LogicLock 区域

自下而上设计流程中导入导出分区

为自下而上的渐进式编译方法准备顶层设计

导出分区，在顶层工程中使用

将底层分区导入到顶层工程中

第7章：仿真

引言

使用EDA工具进行设计仿真

进行EDA仿真工具设置

生成仿真输出文件

EDA仿真流程

EDA工具功能仿真流程

NativeLink仿真流程

手动时序仿真流程

仿真库

使用Quartus II仿真器进行仿真设计

建立波形文件

使用仿真器工具

第8章：时序分析

引言

选择TimeQuest或者标准时序分析器

TimeQuest时序分析

运行TimeQuest时序分析器

使用TimeQuest GUI

Tasks界面

Console界面

Report界面

View界面

标准时序分析器

指定标准时序要求

进行工程全局范围的时序设置

进行个别时序分配

进行标准时序分析

进行早期时序估算

标准时序分析报告

进行分配和查看延时路径

使用技术映射查看器查看时序延时

使用EDA工具进行时序分析

使用PrimeTime软件

使用Tau软件

第9章：时序逼进

引言

使用时序逼进平面布局图

查看分配与布线

进行分配

使用时序优化向导

使用网表优化实现时序逼近

使用LogicLock区域达到时序逼近

软LogicLock区域

基于路径的分配

使用设计空间管理器达到时序逼近

使用渐进式编译达到时序逼近

第10章：功耗分析

引言

使用PowerPlay功耗分析器分析功耗

设置功耗分析器选项

使用PowerPlay早期功耗估算器

第11章：编程和配置

引言

使用Programmer对一个或多个器件编程

建立辅助编程文件

建立其它编程文件格式

转换编程文件

Quartus II通过远程JTAG服务器进行编程

第12章：调试

引言

使用SignalTap II逻辑分析器

设置和运行SignalTap II Logic Analyzer

渐进式编译使用SignalTap II逻辑分析器

分析SignalTap II数据

使用外部逻辑分析仪

使用SignalProbe

使用在系统存储器内容编辑器

使用RTL查看器和技术映射查看器

使用芯片编辑器

第13章：工程更改管理

引言

使用芯片编辑器确定延时和关键路径

在芯片编辑器中编辑基元

使用资源属性编辑器修改资源属性

使用更改管理器查看和管理更改

验证ECO更改的效果

第14章：形式验证

引言

使用EDA形式验证工具

进行其他设置

第15章：系统级设计

引言

使用SOPC Builder建立SOPC设计

建立系统

生成系统

使用DSP Builder建立DSP设计

例化功能

生成仿真文件

生成综合文件

第16章：安装、许可和技术支持

安装Quartus II软件

许可Quartus II软件

获取技术支持

第17章：文档和其他资源

获取在线帮助

使用Quartus II在线教程

其他Quartus II软件文档

其他Altera文献

索引

Quartus® II 简介 6.0 版 ®® Altera Corporation 101 Innovation Drive San Jose, CA 95134 (408) 544-7000 www.altera.com

Quartus II 简介 6.0 版 2006 年 3 月 P25-09235-05 Altera、Altera 标识、FastTrack、HardCopy、MAX、MAX+PLUS、MAX+PLUS II、MegaCore、MegaWizard、NativeLink、 Nios、OpenCore、Quartus、Quartus II、Quartus II 标识和 SignalTap 是 Altera 公司在美国和其它国家的注册商标。Avalon、ByteBlaster、ByteBlasterMV、Cyclone、Excalibur、IP MegaStore、Jam、LogicLock、Master Blaster、MegaLAB、PowerFit、SignalProbe、Stratix 和 USB-Blaster 是 Altera 公司在美国和其它国家的商标以及服务标志。Altera 公司使用的产品设计单元和助记符受版权法以及商标法的保护。 Altera 公司承认本文档提及的其它组织的产品或商标以及服务标志，特别是：ARM 是注册商标，AMBA 是 ARM 公司的商标。Mentor Graphics 和 ModelSim 是 Mentor Graphics 公司的注册商标。 Altera 保留更改本文档中所述器件或器件规范的权利，恕不另行通知。Altera 建议客户在下订单之前取得器件规范的最新版本，以确认您所获得的信息是最新的。Altera 保证自己的半导体产品性能符合当前规范，与 Altera 的标准担保一致。Altera 使用了必要的测试和其它质量控制技术，足以支持此担保。除非政府管制要求，否则没有必要对每个设备的所有参数都进行具体测试。如果没有书面协议另做规定，Altera 对于使用本文档所述半导体器件而引起有关的 Altera 应用协助、客户产品设计或对第三方专利或版权的侵权均不承担任何责任。Altera 不保证或代表 Altera 涵盖或相关的可能使用或正在使用此类半导体器件在内的任何组合、机械或过程的任何专利权、版权或其它知识产权。没有 Altera Corporation 总裁以书面形式明确同意， Altera 产品不得用作生命支持设备或系统中的关键组件。其中： 1. 生命支持设备或系统是指这类设备或系统：(a) 用于外科手术植入人体内； (b) 支持或维持生命，而且当这种设备或系统在按照标签上提供的使用说明正确使用时，却无法发挥正常功效时，可能会对用户造成严重伤害。 2. 关键组件是指生命支持设备或系统的任何组件，如果不能正常发挥功效，可能会导致生命支持设备或系统出现故障，或影响它的安全性或有效性。 Altera 产品受许多美国和国外专利及正在申请的专利、外观权和版权的保护。版权所有 © 2004 Altera Corporation。保留所有权利。

目录前言 .................................................................................................................................6 文档编制约定 ...................................................................................................................7 第 1 章：设计流程.............................................................................................................9 引言................................................................................................................... 10 图形用户界面设计流程........................................................................................ 11 EDA 工具设计流程 ............................................................................................. 17 命令行设计流程 .................................................................................................22 命令行可执行文件 .................................................................................23 使用标准命令行命令和脚本 ...................................................................27 使用 Tcl 命令.........................................................................................30 建立 Makefile 脚本 ................................................................................33 设计方法和设计规划 ..........................................................................................35 自上而下与自下而上的设计方法比较 .....................................................35 自上而下渐进式编译设计流程 ...............................................................36 自下而上的渐进式编译流程 ...................................................................37 第 2 章：设计输入 ..........................................................................................................38 引言...................................................................................................................39 建立工程............................................................................................................40 使用修订 ............................................................................................... 41 使用版本兼容的数据库 ..........................................................................44 转换 MAX+PLUS II 工程 ........................................................................45 建立设计............................................................................................................46 使用 Quartus II 模块编辑器....................................................................47 使用 Quartus II 文本编辑器....................................................................48 使用 Quartus II 符号编辑器....................................................................48 使用 Verilog HDL、VHDL 以及 AHDL....................................................49 使用 Altera 宏功能 .............................................................................................50 使用知识产权 (IP) 宏功能 ...................................................................... 51 使用 MegaWizard 插件管理器 ...............................................................52 在 Quartus II 软件中例化宏功能.............................................................53 在 Verilog HDL 和 VHDL 中例化 ...............................................53 使用端口和参数定义 .................................................................53 推断宏功能 ...............................................................................53 在 EDA 工具中例化宏功能 .....................................................................54 使用 Black-Box 方法..................................................................54 按推断进行例化.....................................................................................54 使用 Clear-Box 方法 ..............................................................................55 第 3 章：约束输入 ..........................................................................................................58 引言...................................................................................................................59 使用分配编辑器 .................................................................................................60 使用引脚规划器 ................................................................................................. 61 Settings 对话框 ...................................................................................................63 分配设计分区.....................................................................................................64 在 Project Navigator 中分配设计分区 ....................................................64 ALTERA 公司 QUARTUS II 简介 ■ 1

目录采用 Design Partitions 窗口分配设计分区 .............................................. 64 导入分配 ........................................................................................................... 66 验证引脚分配 .................................................................................................... 67 第 4 章：综合 ................................................................................................................ 69 引言 .................................................................................................................. 70 使用 Quartus II Verilog HDL 和 VHDL 集成综合 .................................................. 71 使用其他 EDA 综合工具..................................................................................... 73 控制 Analysis & Synthesis ................................................................................... 76 使用 Compiler 指令和属性 .................................................................... 76 使用 Quartus II 逻辑选项....................................................................... 77 使用 Quartus II 综合网表优化选项 ........................................................ 79 使用设计助手检查设计可靠性 ........................................................................... 79 使用 RTL 查看器和状态机查看器分析综合结果 ................................................... 81 RTL 查看器 ............................................................................................ 81 状态机查看器 ....................................................................................... 83 采用技术映射查看器分析综合结果 .................................................................... 85 进行渐进式综合 ................................................................................................ 87 第 5 章：布局布线 ......................................................................................................... 90 引言 ................................................................................................................... 91 进行完整的渐进式编译 ...................................................................................... 92 分析适配结果 .................................................................................................... 93 使用 Messages 窗口查看适配结果.......................................................... 94 使用 Report 窗口或 Report 文件查看适配结果 ...................................... 95 使用时序逼近平面布局图来分析结果 .................................................... 97 使用设计助手检查设计的可靠性 ........................................................... 99 优化适配 ........................................................................................................... 99 使用位置分配 ....................................................................................... 99 设置用于控制布局布线的选项..............................................................100 设置 Fitter 选项 .......................................................................100 设置物理综合优化选项............................................................100 设置影响适配的每个逻辑选项 ................................................. 101 使用资源优化向导 ............................................................................... 101 使用设计空间管理器............................................................................104 通过反标保留分配 ............................................................................................ 108 第 6 章：基于模块的设计 ...............................................................................................112 引言 ..................................................................................................................113 Quartus II 基于模块的设计流程..........................................................................113 使用 LogicLock 区域 ..........................................................................................114 在自上而下渐进式编译流程中使用 LogicLock 区域.............................................117 自下而上设计流程中导入导出分区 ....................................................................118 为自下而上的渐进式编译方法准备顶层设计..........................................118 导出分区，在顶层工程中使用...............................................................119 将底层分区导入到顶层工程中...............................................................119 2 ■ QUARTUS II 简介 ALTERA 公司

目录第 7 章：仿真 ............................................................................................................... 120 引言..................................................................................................................121 使用 EDA 工具进行设计仿真 ............................................................................ 122 进行 EDA 仿真工具设置....................................................................... 123 生成仿真输出文件 ............................................................................... 124 EDA 仿真流程 ..................................................................................... 125 EDA 工具功能仿真流程........................................................... 125 NativeLink 仿真流程 ............................................................... 125 手动时序仿真流程 .................................................................. 126 仿真库 .................................................................................... 126 使用 Quartus II 仿真器进行仿真设计 ................................................................ 128 建立波形文件 ...................................................................................... 130 使用仿真器工具....................................................................................131 第 8 章：时序分析 ........................................................................................................ 132 引言................................................................................................................. 133 选择 TimeQuest 或者标准时序分析器............................................................... 133 TimeQuest 时序分析 ........................................................................................ 134 运行 TimeQuest 时序分析器 ................................................................ 134 使用 TimeQuest GUI............................................................... 134 Tasks 界面............................................................................... 135 Console 界面 .......................................................................... 135 Report 界面 ............................................................................ 136 View 界面............................................................................... 136 标准时序分析器 .................................................................................. 136 指定标准时序要求 ............................................................................... 136 进行工程全局范围的时序设置................................................. 138 进行个别时序分配 .................................................................. 139 进行标准时序分析 ............................................................................... 140 进行早期时序估算 ............................................................................... 142 标准时序分析报告 ............................................................................... 143 进行分配和查看延时路径 .................................................................... 145 使用技术映射查看器查看时序延时 ...................................................... 147 使用 EDA 工具进行时序分析 ............................................................................ 148 使用 PrimeTime 软件........................................................................... 150 使用 Tau 软件...................................................................................... 150 第 9 章：时序逼进 ........................................................................................................ 153 引言................................................................................................................. 154 使用时序逼进平面布局图 ................................................................................. 154 查看分配与布线................................................................................... 155 进行分配 ............................................................................................. 156 使用时序优化向导............................................................................................ 157 使用网表优化实现时序逼近.............................................................................. 158 使用 LogicLock 区域达到时序逼近 .................................................................... 160 软 LogicLock 区域 .................................................................................161 基于路径的分配....................................................................................161 ALTERA 公司 QUARTUS II 简介 ■ 3

目录使用设计空间管理器达到时序逼近 ................................................................... 162 使用渐进式编译达到时序逼近 .......................................................................... 163 第 10 章：功耗分析 ....................................................................................................... 165 引言 ................................................................................................................. 166 使用 PowerPlay 功耗分析器分析功耗 ............................................................... 166 设置功耗分析器选项 ........................................................................................ 168 使用 PowerPlay 早期功耗估算器 ...................................................................... 170 第 11 章：编程和配置 .................................................................................................... 172 引言 ................................................................................................................. 173 使用 Programmer 对一个或多个器件编程 ......................................................... 177 建立辅助编程文件 ............................................................................................ 178 建立其它编程文件格式 ........................................................................ 178 转换编程文件 ...................................................................................... 180 Quartus II 通过远程 JTAG 服务器进行编程 ....................................................... 183 第 12 章：调试 .............................................................................................................. 186 引言 ................................................................................................................. 187 使用 SignalTap II 逻辑分析器 ............................................................................ 188 设置和运行 SignalTap II Logic Analyzer ................................................ 188 渐进式编译使用 SignalTap II 逻辑分析器 .............................................. 192 分析 SignalTap II 数据 .......................................................................... 193 使用外部逻辑分析仪 ........................................................................................ 195 使用 SignalProbe .............................................................................................. 197 使用在系统存储器内容编辑器.......................................................................... 199 使用 RTL 查看器和技术映射查看器.................................................................. 200 使用芯片编辑器 ...............................................................................................201 第 13 章：工程更改管理 ............................................................................................... 203 引言 ................................................................................................................ 204 使用芯片编辑器确定延时和关键路径 ............................................................... 205 在芯片编辑器中编辑基元 ................................................................................ 206 使用资源属性编辑器修改资源属性 .................................................................. 207 使用更改管理器查看和管理更改 ...................................................................... 209 验证 ECO 更改的效果....................................................................................... 210 第 14 章：形式验证 ........................................................................................................211 引言 ................................................................................................................. 212 使用 EDA 形式验证工具.................................................................................... 213 进行其他设置 ................................................................................................... 215 第 15 章：系统级设计 ................................................................................................... 217 引言 ................................................................................................................. 218 使用 SOPC Builder 建立 SOPC 设计 ................................................................. 220 建立系统 ............................................................................................ 220 生成系统 ............................................................................................. 221 使用 DSP Builder 建立 DSP 设计 ....................................................................... 222 例化功能 ............................................................................................ 222 生成仿真文件 ..................................................................................... 222 4 ■ QUARTUS II 简介 ALTERA 公司

目录生成综合文件 ......................................................................................223 第 16 章：安装、许可和技术支持..................................................................................225 安装 Quartus II 软件 .........................................................................................226 许可 Quartus II 软件 .........................................................................................226 获取技术支持...................................................................................................228 第 17 章：文档和其他资源 ............................................................................................ 231 获取在线帮助...................................................................................................232 使用 Quartus II 在线教程 ..................................................................................233 其他 Quartus II 软件文档 ..................................................................................234 其他 Altera 文献...............................................................................................235 索引 .............................................................................................................................237 ALTERA 公司 QUARTUS II 简介 ■ 5

前言 Altera® Quartus® II 设计软件为可编程芯片系统 (SOPC) 提供最全面的设计环境。本手册针对的读者是 Quartus II 软件初学者，它概述了可编程逻辑设计中 Quartus II 软件的功能。不过，本手册并不是 Quartus II 软件详尽的参考手册。相反，本手册只是一本指导书，它解释软件的功能以及这些功能如何帮助您进行 FPGA 和 CPLD 设计。本手册按一系列特定的可编程逻辑设计任务来组织内容。无论是使用 Quartus II 图形用户界面、其它 EDA 工具还是 Quartus II 命令行界面，本手册都将为您介绍最适合您设计流程的功能。第一章概述主要的图形用户界面、EDA 工具和命令行界面设计流程。接下来每一章开头都介绍该章具体目的，并对每个任务流加以概述 , 描述如何将 Quartus II 软件与现有 EDA 工具和命令行设计流程集成在一起。另外，手册还推荐了能够帮助您使用 Quartus II 软件的其它资源，如 Quartus II 在线帮助和 Quartus II 在线教程、应用笔记、白皮书以及 Altera 网站提供的其它文档和资源。跟随本手册学习 Quartus II 软件，您可以了解此软件如何帮助您提高效率并缩短设计周期，如何与现有可编程逻辑设计流程集成以及如何快速有效地达到设计、性能和时序要求。 ALTERA 公司 QUARTUS II 简介 ■ 6

分享到：

赞收藏

资料库

quartus_handbook 中文版.pdf

相关推荐

开发技术

热门标签

最新资料