logo资料库

dac8734中文资料.docx

发布时间：2022-06-02 发布人：admin 分类：说明书 资料大小：0.32M 资料格式：docx 举报 版权申诉
第1页 / 共6页
第2页 / 共6页
第3页 / 共6页
第4页 / 共6页
第5页 / 共6页
第6页 / 共6页
资料共6页，全文预览结束
    4通道，16位，高精准，+-16V输出，串行输入DAC8734
    注：字母 reg=寄存器 字母后标“\”表示低电平有效 4 通道，16 位，高精准，+-16V 输出，串行输入 DAC8734 双极性输出需要供电+-5--+-18V；单极性输出需要供电+-5--+24/-12V，利用5V的参考电压可 以配置输出+-5V/+-10V/0-10V/0-20V，INL最大+-1LSB，工作温度–40°C to +105°C，低毛刺，低 噪声。可对偏移误差和增益误差进行人工校准。内部集成参考输入缓冲器和输出缓冲器，它符合 能够与DSP或者微处理器通信的最高工作时钟为50MHz的标准高速1.8V，3V，5V的SPI标准。
    通道分组； 4 个通道两两一组，DAC0 和 DAC1 一组（A 组），DAC2 和 DAC3 一组（B 组）。A 组的参考电 压来自 REF-A，B 组的参考电压来组 REF-B；‘ 零点误差和增益误差的用户校准； DAC8734 该功能允许用户对系统增益和零点误差进行调整。每个数模转换通道都有一个增益 寄存器和一个零点寄存器，DAC 的输出由对应的寄存器内的值来进行校准。 增益调整带的范围通常是满量程的+-0.195%，每步调整 1LSB。 增益寄存器：
    零点编码调整范围是满量程的+-0.0488%，每步 0.125LSB。 零点寄存器： 模拟输出转换函数： 双 极 单 极 型 型 输 输 出 出 ： ： 注意：输出电压不能高于(AVDD – 1.0V)也不能低于(AVSS + 1.0V)，否则输出将被饱和； 输入数据形式： 双极型输出：输入范围-32768到32767； 单极型输出：输入范围0到65535； Gain_code输入：-128到127； Zero_code输入：-256到+255； 输出范围： UNI/BIP引脚决定了每组输出的模式，为高，则为单极性输出，为低，则为双极性输出； 输出可设置是*2，还是*4模式：
    若设置成*4模式，则RFB1-x 连到 VOUT-x，RFB2-x不接，在Command寄存器中设置相应通道的 增益位为1； 若设置成*2模式，将RFB1-x and RFB2-x 都连到 VOUT-x, 且相应增益位设置成0； Reset之后增益位是默认为1的； 注意： 1. AVDD要介于4.75-24V之间，AVSS介于-24~-4.75V之间， 2.双极性输出：AVDD ≥ 2 × VREF + 1V, and AVSS ≤ –2 × VREF – 1V 3.单极性输出：AVDD ≥ Gain × VREF + 1V, and AVSS ≤ –2 × VREF – 1V. 输出的更新： 一次有效的写操作完成后，数据由SPI转移寄存器传送到INPUT寄存器，当LDAC\低电平有效 时或者Command寄存器的LD位为1时，数据由INPUT寄存器转移到DAC锁存器，继而转换为模 拟输出。DAC输出可以分别更新也可以同时更新； 单个DAC通道更新：在CS\被拉低的时候LDAC\被拉低，数据被锁存至SPI转移寄存器，在数据 传送结束的同时将CS\拉高，此时input寄存器和DAC锁存器的数据同时被更新； 多通道同时更新：在CS\被拉低的时候LDAC\被拉高，数据被锁存至SPI转移寄存器，在数据 传送结束的同时将CS\拉高，此时input寄存器被更新，dac寄存器不变。在input寄存器被更 新后的任何时刻，当LDAC\被拉低或者Command寄存器的LD位为1时，数据由input寄存器传 输至dac reg； 硬件复位： RST\为low时，芯片被复位，所有值复位到默认状态： 将COMMAND REG的RST位设置为1可以实现软件复位，功能等同于硬件复位，复位完成后， 自动回到0值； 启动复位：所有值也回到默认，同时输出为0v； 模拟输出监控pin--Vmon： 模拟输出监控功能由一个模拟复用器实现，允许四路中的一路输出或者AIN的输入信号被送 至该PIN用于监控。该功能由Monitor REG控制，多个被监控的输出能够并行连接，但一次只 能使能一路监控。
    掉电模式： 组掉电模式，不用的通道可以处于掉电模式。当Command REG的掉电位（PD-A或PD-B）设 置为1时，相应的组掉电，但总线接口仍保持激活状态，用于从主控单元接收信号，同时内 部寄存器也能被读写，通过清除掉电位的“1”也可唤醒该组DAC通道。 上电顺序： DVDD ，IOVDD和UNI/BIP-x的上电必须提前于AVSS and AVDD. AVSS至少应和AVDD同时供电。 串口： DAC8734有三线串口控制，最高支持50MHZ时钟，兼容SPI, QSPI™, Microwire™, and DSP™ 标准。 SPI转移REG：24BIT宽，当CS\为低，在每个Sclk的下降沿，数据被送至SPI reg，在CS\被拉高 得上升沿，数据再次被送入内部寄存器。 时序图见手册P9； 独立操作模式： 第一个CS\的下降沿开启一个周期，当在此期间sclk多于24个下降沿出现，则最后24个数据有 效；若少于24个下降沿，则此次数据被忽略，在cs\上升沿，数据被锁入内部REG SDO用于菊花链模式； 读回操作： READ指令被用于读回操作。首先清除Command REG 里的DSDO位数据，使其为0，使能SDO 引脚，再向SPI转移寄存器的R/W\ bit写“1”开始读操作。A0-A3位决定哪一个寄存器被读取， 之后在下一次操作，数据被送至SDO引脚
    传说中的Command REG 为0，读DAC-X返回INPUT REG中的值 为1，***********DAC 锁存器中的值 和LDAC\引脚功能相同，当LDAC\为高，则在一次写操作或者 更改过程之后的任何时间,置该位为1则将input reg中的数据 更新到dac latch中。当LDAC\为低忽略该位 已有介绍 已有介绍 已有介绍 向该位进行写操作无效，进行读操作返回0 写1，使对应引脚为高阻；写0，使其为低； 同上 写0，使能SDO PIN，作SPI输出用；写1，使该PIN无效，呈高 阻态 写0/1都无效，在写操作完成后自动返回0，读该位返回0 写1，DAC-3增益=4 写0，*****增益=2 DAC-2 DAC-1 DAC-0 写无效，读返回0
    分享到：
    赞 收藏

    相关推荐

    资料库

    行业

    共收录7266份资料，累计15个分类，关注成员有19位，主要包括：物流,旅游,餐饮零售,网络游戏,咨询,金融,电子政务,外包,教育,制造,医疗,嵌入式,互联网,交通,电信

    热门标签

    物流 旅游 餐饮零售 网络游戏 咨询 金融 电子政务 外包 教育 制造 医疗 嵌入式 互联网 交通 电信

    最新资料