quartusII9.0 使用手册.pdf

发布时间：2022-06-09 发布人：admin 分类：说明书资料大小：7.82M 资料格式：pdf 举报版权申诉

jinchf198326-2248380-4744300845211937312.pdf-第1页.png

第1页 / 共250页

jinchf198326-2248380-4744300845211937312.pdf-第2页.png

第2页 / 共250页

jinchf198326-2248380-4744300845211937312.pdf-第3页.png

第3页 / 共250页

jinchf198326-2248380-4744300845211937312.pdf-第4页.png

第4页 / 共250页

jinchf198326-2248380-4744300845211937312.pdf-第5页.png

第5页 / 共250页

jinchf198326-2248380-4744300845211937312.pdf-第6页.png

第6页 / 共250页

jinchf198326-2248380-4744300845211937312.pdf-第7页.png

第7页 / 共250页

jinchf198326-2248380-4744300845211937312.pdf-第8页.png

第8页 / 共250页

前言

文档编制约定

第一章：设计流程

简介

图形用户界面设计流程

EDA工具设计流程

命令行设计流程

命令行可执行文件

使用标准命令行命令和脚本

使用Tcl 命令

建立Makefile 脚本

设计方法和设计规划

自上而下与自下而上的设计方法比较

自上而下渐进式编译设计流程

自下而上基于LogicLock的设计流程

第二章：设计输入

简介

建立工程

使用修订

使用版本兼容的数据库

转换MAX+PLUS II工程

建立设计

使用Quartus II Block Editor

使用Quartus II Text Editor

使用Quartus II Symbol Editor

使用Verilog HDL、VHDL 与AHDL

使用Altera宏功能模块

使用知识产权(IP) 宏功能模块

使用MegaWizard Plug-In Manager

在 Quartus II 软件中例化宏功能模块

在 Verilog HDL 和 VHDL 中例化

使用端口和参数定义

推断宏功能模块

在 EDA 工具中例化宏功能模块

使用Black-Box 方法

按推断进行例化

使用 Clear-Box 方法

第三章：约束输入

简介

使用 Assignment Editor

使用Pin Planner

使用Settings对话框

分配设计分区

在Project Navigator中分配设计分区

使用Design使用 Partitions窗口分配设计分区

导入分配

验证引脚分配

第四章：综合

简介

使用Quartus II Verilog HDL & VHDL Integrated Synthesis

使用其它EDA 综合工具

控制Analysis & Synthesis

使用Complier指令和属性

使用Quartus II 逻辑选项

使用Quartus II 综合网表优化选项

使用Design Assistant 检查设计可靠性

使用RTL Viewer 分析综合结果

采用Technology Map Viewer分析综合结果

进行渐进式综合

第五章：布局布线

简介

进行完整的渐进式编译

分析适配结果

使用Messages 窗口查看适配结果

使用Report 窗口或Report 文件查看适配结果

使用Timing Closure Floorplan分析结果

使用Design Assistant 检查设计的可靠性

优化适配

使用位置分配

设置用于控制布局布线的选项

设置Fitter选项

设置物理综合优化选项

设置影响布局布线的个别逻辑选项

使用Resource Optimization Advisor

使用Design Space Explorer

通过反标保留分配

第六章：基于模块的设计

简介

Quartus II基于模块的设计流程

使用LogicLock 区域

在自上而下渐进式编译流程中使用LogicLock 区域

保存自下而上LogicLock流程的中间综合结果

反标LogicLock区域分配

导出与导入LogicLock 分配

LogicLock 与EDA 工具结合使用

第七章：仿真

简介

使用EDA 工具进行设计仿真

进行EDA 仿真工具设置

生成仿真输出文件

EDA 仿真流程

功能仿真流程

NativeLink仿真流程

手动时序仿真流程

仿真库

使用Quartus II Simulator 进行仿真设计

建立波形文件

使用 Simulator Tool

第八章：时序分析

简介

在Quartus II 软件中进行时序分析

指定时序要求

进行工程全局范围的时序设置

进行个别时序分配

进行时序分析

进行早期时序估算

查看时序分析结果

使用报告窗口

进行分配与查看延时路径

使用Technology Map Viewer

使用EDA 工具进行时序分析

使用PrimeTime 软件

使用Tau软件

第九章：时序逼近

简介

使用Timing Closure Floorplan

查看分配与布线

进行分配

使用Timing Optimization Advisor

使用网表优化实现时序逼近

使用LogicLock 区域达到时序逼近

软LogicLock 区域

基于路径的分配

使用Design Space Explorer达到时序逼近

使用渐进式编译达到时序逼近

第十章：功耗分析

简介

使用PowerPlay Power Analyzer分析功耗

指定Power Analyzer选项

使用PowerPlay Early Power Estimator

第十一章：编程和配置

简介

使用Programmer 对一个或多个器件编程

建立辅助编程文件

建立其它编程文件格式

转换编程文件

使用Quartus II 软件通过远程JTAG 服务器进行编程

第十二章：调试

简介

使用 SignalTap II Logic Analyzer

设置和运行 SignalTap II Logic Analyzer

渐进式编译使用SignalTap II Logic Analyzer

分析 SignalTap II 数据

使用SignalProbe

使用In-System Memory Content Editor

使用RTL Viewer和Technology Map Viewer

使用Chip Editor

第十三章：工程更改管理

简介

使用Chip Editor识别延时与关键路径

在Chip Editor中编辑基元

使用Resource Property Editor 修改资源属性

使用Change Manager 查看和管理更改

验证ECO 更改的效果

第十四章：形式验证

简介

使用EDA形式验证工具

指定其他设置

第十五章：系统级设计

简介

使用SOPC Builder建立SOPC设计

建立系统

生成系统

使用DSP Builder建立DSP设计

例化功能

生成仿真文件

生成综合文件

第十六章：软件开发

简介

在Quartus II 软件中使用Software Builder

进行软件构建设置

生成软件输出文件

生成闪存编程文件

生成被动编程文件

生成存储器初始化数据文件

第十七章：安装、许可和技术支持

安装Quartus II 软件

许可Quartus II软件

获取技术支持

第十八章：文档和其他资源

获取在线帮助

使用Quartus II 在线教程

其它Quartus II 软件文档

其他Altera文献

索引

Quartus®II 简介 ®® Altera Corporation 101 Innovation Drive San Jose, CA 95134 (408) 544-7000 www.altera.com

Quartus II 简介版本 5.0 第一次修订 2005 年 4 月 P25-09235-04 Altera、Altera 标识、FastTrack、HardCopy、MAX、MAX+PLUS、MAX+PLUS II、MegaCore、MegaWizard、 NativeLink、Nios、OpenCore、Quartus、Quartus II、Quartus II 标识和 SignalTap 是 Altera 公司在美国和其它国家的注册商标。Avalon、ByteBlaster、ByteBlasterMV、Cyclone, Excalibur, IP MegaStore, Jam, LogicLock, MasterBlaster, MegaLAB, PowerFit, SignalProbe, Stratix 和 USB-Blaster 是 Altera 公司在美国和其它国家的商标以及服务标志。Altera 公司使用的产品设计单元和助记符受版权法以及商标法的保护。 Altera 公司承认本文档提及的其它组织的产品或商标以及服务标志，特别是：ARM 是注册商标，AMBA 是 ARM 公司的商标。Mentor Graphics 和 ModelSim 是 Mentor Graphics 公司的注册商标。 Altera 保留更改本文档中所述器件或器件规范的权利，恕不另行通知。Altera 建议客户在下订单之前取得器件规范的最新版本，以确认您所获得的信息是最新的。Altera 保证自己的半导体产品性能符合当前规范，与 Altera 的标准担保一致。Altera 使用了必要的测试和其它质量控制技术，足以支持此担保。除非政府管制要求，否则没有必要对每个设备的所有参数都进行具体测试。如果没有书面协议另做规定，Altera 对于使用本文档所述半导体器件而引起有关的 Altera 应用协助、客户产品设计或对第三方专利或版权的侵权均不承担任何责任。Altera 不保证或代表 Altera 涵盖或相关的可能使用或正在使用此类半导体器件在内的任何组合、机械或过程的任何专利权、版权或其它知识产权。没有 Altera 公司总裁以书面形式明确同意， Altera 产品不得用作生命支持器件或系统中的关键元件。其中 : 1. 生命支持器件或系统是指这类器件或系统 : (a) 用于外科手术植入人体内 ; (b) 支持或维持生命，而且当这种器件或系统在按照标签上提供的使用说明正确使用时，却无法发挥正常功效时，可能会对用户造成严重伤害。 2. 关键元件是指生命支持设备或系统的任何元件，如果不能正常发挥功效，可能会导致生命支持器件或系统出现故障，或影响它的安全性或有效性。 Altera 产品受多种美国和国外专利以及未决专利、外观权利和版权的保护。版权所有 © 2005 Altera 公司。保留所有权利。

目录前言 ................................................................................................................................ ix 文档编制约定 .................................................................................................................................. xi 第 1 章 : 设计流程 ............................................................................................................. 1 简介.....................................................................................................................2 图形用户界面设计流程.........................................................................................3 EDA 工具设计流程 ............................................................................................. 10 命令行设计流程 ................................................................................................. 15 命令行可执行文件 ................................................................................. 16 使用标准命令行命令和脚本 ...................................................................20 使用 Tcl 命令.........................................................................................22 建立 Makefile 脚本 ................................................................................25 设计方法和设计规划 ..........................................................................................27 自上而下与自下而上的设计方法比较 .....................................................27 自上而下渐进式编译设计流程 ...............................................................28 自下而上基于 LogicLock 的设计流程 ......................................................29 第 2 章 : 设计输入........................................................................................................... 31 简介...................................................................................................................32 建立工程............................................................................................................33 使用修订 ...............................................................................................34 使用版本兼容的数据库 ..........................................................................37 转换 MAX+PLUS II 工程 ........................................................................38 建立设计............................................................................................................39 使用 Quartus II Block Editor...................................................................40 使用 Quartus II Text Editor .................................................................... 41 使用 Quartus II Symbol Editor ................................................................42 使用 Verilog HDL、VHDL 与 AHDL .......................................................42 使用 Altera 宏功能模块 ......................................................................................43 使用知识产权 (IP) 宏功能模块 ...............................................................44 使用 MegaWizard Plug-In Manager........................................................45 在 Quartus II 软件中例化宏功能模块......................................................46 在 Verilog HDL 和 VHDL 中例化 ...............................................46 使用端口和参数定义 .................................................................47 推断宏功能模块 ........................................................................47 在 EDA 工具中例化宏功能模块 ..............................................................47 使用 Black-Box 方法..................................................................47 按推断进行例化 ........................................................................48 使用 Clear-Box 方法..................................................................48 第 3 章 : 约束输入........................................................................................................... 51 简介...................................................................................................................52 使用 Assignment Editor.......................................................................................52 使用 Pin Planner.................................................................................................54 使用 Settings 对话框 ...........................................................................................56 分配设计分区.....................................................................................................57 ALTERA 公司 QUARTUS II 简介 III

目录在 Project Navigator 中分配设计分区.................................................... 57 使用 Design 使用 Partitions 窗口分配设计分区 ...................................... 58 导入分配 ........................................................................................................... 59 验证引脚分配 .................................................................................................... 60 第 4 章 : 综合 .................................................................................................................. 61 简介 .................................................................................................................. 62 使用 Quartus II Verilog HDL & VHDL Integrated Synthesis .................................. 63 使用其它 EDA 综合工具..................................................................................... 66 控制 Analysis & Synthesis ................................................................................... 68 使用 Complier 指令和属性 .................................................................... 68 使用 Quartus II 逻辑选项....................................................................... 69 使用 Quartus II 综合网表优化选项.......................................................... 71 使用 Design Assistant 检查设计可靠性 ................................................................. 71 使用 RTL Viewer 分析综合结果.......................................................................... 73 采用 Technology Map Viewer 分析综合结果...................................................... 77 进行渐进式综合 ................................................................................................ 78 第 5 章 : 布局布线 ........................................................................................................... 81 简介 .................................................................................................................. 82 进行完整的渐进式编译 ...................................................................................... 83 分析适配结果 .................................................................................................... 84 使用 Messages 窗口查看适配结果.......................................................... 84 使用 Report 窗口或 Report 文件查看适配结果 ...................................... 86 使用 Timing Closure Floorplan 分析结果 ............................................... 87 使用 Design Assistant 检查设计的可靠性................................................ 89 优化适配 ........................................................................................................... 89 使用位置分配 ....................................................................................... 90 设置用于控制布局布线的选项............................................................... 90 设置 Fitter 选项 ........................................................................ 90 设置物理综合优化选项.............................................................. 91 设置影响布局布线的个别逻辑选项 ............................................ 91 使用 Resource Optimization Advisor ..................................................... 92 使用 Design Space Explorer ................................................................... 94 通过反标保留分配 ............................................................................................. 98 第 6 章 : 基于模块的设计............................................................................................... 101 简介 ................................................................................................................. 102 Quartus II 基于模块的设计流程......................................................................... 102 使用 LogicLock 区域 ......................................................................................... 103 在自上而下渐进式编译流程中使用 LogicLock 区域............................................ 107 保存自下而上 LogicLock 流程的中间综合结果................................................... 108 反标 LogicLock 区域分配...................................................................... 109 导出与导入 LogicLock 分配 .................................................................. 109 LogicLock 与 EDA 工具结合使用 ........................................................................ 111 IV QUARTUS II 简介 ALTERA 公司

目录第 7 章 : 仿真.................................................................................................................113 简介..................................................................................................................114 使用 EDA 工具进行设计仿真 .............................................................................115 进行 EDA 仿真工具设置........................................................................116 生成仿真输出文件 ................................................................................117 EDA 仿真流程.......................................................................................118 功能仿真流程 ..........................................................................118 NativeLink 仿真流程 ................................................................118 手动时序仿真流程 ...................................................................119 仿真库 .....................................................................................119 使用 Quartus II Simulator 进行仿真设计.............................................................121 建立波形文件 ...................................................................................... 123 使用 Simulator Tool............................................................................. 124 第 8 章 : 时序分析......................................................................................................... 125 简介................................................................................................................. 126 在 Quartus II 软件中进行时序分析.................................................................... 127 指定时序要求 ...................................................................................... 127 进行工程全局范围的时序设置................................................. 129 进行个别时序分配 .................................................................. 130 进行时序分析 .......................................................................................131 进行早期时序估算............................................................................................ 133 查看时序分析结果............................................................................................ 135 使用报告窗口 ...................................................................................... 135 进行分配与查看延时路径 .................................................................... 136 使用 Technology Map Viewer.............................................................. 138 使用 EDA 工具进行时序分析 ............................................................................ 139 使用 PrimeTime 软件 ............................................................................141 使用 Tau 软件.......................................................................................141 第 9 章 : 时序逼近......................................................................................................... 143 简介................................................................................................................. 144 使用 Timing Closure Floorplan ......................................................................... 144 查看分配与布线................................................................................... 145 进行分配 ............................................................................................. 146 使用 Timing Optimization Advisor ................................................................... 147 使用网表优化实现时序逼近.............................................................................. 148 使用 LogicLock 区域达到时序逼近 .................................................................... 150 软 LogicLock 区域 .................................................................................151 基于路径的分配....................................................................................151 使用 Design Space Explorer 达到时序逼近......................................................... 153 使用渐进式编译达到时序逼近 .......................................................................... 153 第 10 章 : 功耗分析 ....................................................................................................... 155 简介................................................................................................................. 156 使用 PowerPlay Power Analyzer 分析功耗........................................................ 156 ALTERA 公司 QUARTUS II 简介 V

目录指定 Power Analyzer 选项 ................................................................................ 158 使用 PowerPlay Early Power Estimator.............................................................. 160 第 11 章 : 编程和配置..................................................................................................... 163 简介 ................................................................................................................. 164 使用 Programmer 对一个或多个器件编程 ......................................................... 167 建立辅助编程文件 ............................................................................................ 168 建立其它编程文件格式 ........................................................................ 169 转换编程文件 .......................................................................................171 使用 Quartus II 软件通过远程 JTAG 服务器进行编程 ........................................ 174 第 12 章 : 调试............................................................................................................... 175 简介 ................................................................................................................. 176 使用 SignalTap II Logic Analyzer........................................................................ 177 设置和运行 SignalTap II Logic Analyzer ................................................ 177 渐进式编译使用 SignalTap II Logic Analyzer ..........................................181 分析 SignalTap II 数据 .......................................................................... 182 使用 SignalProbe .............................................................................................. 184 使用 In-System Memory Content Editor ............................................................ 187 使用 RTL Viewer 和 Technology Map Viewer.................................................... 189 使用 Chip Editor ...............................................................................................190 第 13 章 : 工程更改管理..................................................................................................191 简介 ................................................................................................................. 192 使用 Chip Editor 识别延时与关键路径 .............................................................. 193 在 Chip Editor 中编辑基元 ................................................................................ 194 使用 Resource Property Editor 修改资源属性 .................................................... 194 使用 Change Manager 查看和管理更改 ............................................................. 196 验证 ECO 更改的效果....................................................................................... 198 第 14 章 : 形式验证........................................................................................................ 199 简介 ................................................................................................................ 200 使用 EDA 形式验证工具.................................................................................... 201 指定其他设置 .................................................................................................. 203 第 15 章 : 系统级设计 ................................................................................................... 205 简介 ................................................................................................................ 206 使用 SOPC Builder 建立 SOPC 设计 ................................................................. 208 建立系统 ............................................................................................ 208 生成系统 ............................................................................................ 209 使用 DSP Builder 建立 DSP 设计 ........................................................................ 210 例化功能 ............................................................................................. 210 生成仿真文件 ...................................................................................... 210 生成综合文件 .......................................................................................211 第 16 章 : 软件开发........................................................................................................ 213 简介 ................................................................................................................. 214 VI QUARTUS II 简介 ALTERA 公司

目录在 Quartus II 软件中使用 Software Builder........................................................ 214 进行软件构建设置............................................................................................ 215 生成软件输出文件............................................................................................ 215 生成闪存编程文件 ............................................................................... 216 生成被动编程文件 ............................................................................... 217 生成存储器初始化数据文件 ................................................................. 219 第 17 章 : 安装、许可和技术支持 .................................................................................. 221 安装 Quartus II 软件 .........................................................................................222 许可 Quartus II 软件 .........................................................................................222 获取技术支持...................................................................................................224 第 18 章 : 文档和其他资源.............................................................................................227 获取在线帮助...................................................................................................228 使用 Quartus II 在线教程 ..................................................................................229 其它 Quartus II 软件文档 ..................................................................................230 其他 Altera 文献...............................................................................................230 索引 .............................................................................................................................233 ALTERA 公司 QUARTUS II 简介 VII

分享到：

赞收藏

资料库

quartusII9.0 使用手册.pdf

相关推荐

课程资源

热门标签

最新资料