logo资料库

数字时钟电路课程设计书.docx

发布时间：2022-06-13 发布人：admin 分类：说明书 资料大小：0.40M 资料格式：docx 举报 版权申诉
第1页 / 共12页
第2页 / 共12页
第3页 / 共12页
第4页 / 共12页
第5页 / 共12页
第6页 / 共12页
第7页 / 共12页
第8页 / 共12页
资料共12页，剩余部分请下载后查看
    数 字 时 钟 电 路 课 程 设 计 说 明 书 1 功能要求 （1）掌握秒定时电路的设计、仿真与调试，精度±0.1s； （2）掌握十进制时、分、秒计时与 LED 数码显示电路的设计、仿真与调试； （3）掌握启停、清零电路的设计、仿真与调试； （4）掌握整点蜂鸣器提示电路的设计、仿真与调试； （5）掌握方案设计与论证； （6）掌握用相关软件进行电路图设计、仿真，以及对仿真结果的分析、总结。 2 工作原理及原理框图 数字时钟由振荡器、校时电路、计数器、译码显示、报时电路组成。其中， 振荡器用于产生标准的秒信号，其精度控制在±0.1S，秒信号经过秒计数器开始 计数，把累加的结果以时、分、秒的形式，经过译码器和显示器显示出来。时显 示由时计数器、译码器、显示器构成，分、秒显示由六十进制的分、秒计数器、 译码器、显示器构成，其中扩展电路为报时电路，利用分计时器向时计数器的进 位信号触发蜂鸣器。当计数电路出现误差时，可以用校时电路进行校时、校分和 校秒的功能。 图 1 第 1 页 共 12 页
    数 字 时 钟 电 路 课 程 设 计 说 明 书 3 各单元电路设计 3.1 振荡器 振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的 准确程度，根据实际的任务需要，我们的振荡器仅需产生 1HZ 的信号供给秒计数 器，而无需产生其他频率的信号，因此采用 555 定时器与 RC 构成的多谐振荡器， 用于产生秒信号，从而省去了分频器。 多谐振荡器的周期计算公式为： T=T1+T2=0.7*(R1+2R2)*C=1s 其中 R1 设为 410Ω，R2 设为 510Ω，经计算得 C=1mF 由于电路较为复杂，振荡器接入整体电路会产生一定的误差，因此将 1mF 的电容设定为可变电容，经过多次的仿真和调试确定出可变电容的百分比在 26% 左右时，振荡器可以产生（1±0.04）HZ 的频率，即换算成周期为（1±0.04）s， 精度要求符合±0.1s。其中，图 2 为振荡器的仿真波形图，振荡器可以产生标准 方波。图 3 为振荡器工作时的输出频率。 图 2 第 2 页 共 12 页
    数 字 时 钟 电 路 课 程 设 计 说 明 书 3.2 时间计数器电路 图 3 计时电路用于实现数字时钟的基本计数功能。获得秒脉冲后，可 以根据 60 秒为 1 分，60 分为 1 小时，24 小时为一天的规律计数。因 此，时计数器采用二十四进制，而分计数器和秒计数器则采用六十进 制。这些计数电路均可以由中规模 74LS160 集成芯片来实现，其中 74LS160 的管脚图和功能表如下所示。 图 3 第 3 页 共 12 页
    数 字 时 钟 电 路 课 程 设 计 说 明 书 3.2.1 秒计数器的设计 图 4 秒计数器是由六十进制加法计数器构成。因此，采用两片 74LS160 级联的方 式。根据实际需要，我们利用 74LS160 的异步清零端，和反馈归零法来实现。我 们的秒计数器由两个 74LS160（Us9、Us10）和 74LS00 四 2 输入与非门组成，如 图 3 所示，其中个位计数器 Us10 接成十进制形式。十位计数器 Us9 选择 QB 和 QC 做反馈端，经与非门输出控制清零端~CLR,接成六进制形式。个位与十位之间 采用同步级联方式，将个位计数器的进位输出端 RCO 接至十位计数器的计数端 ETP，完成个位对十位计数器的进位控制。秒信号脉冲作为计数器脉冲输入到 CP 端。 图 5 第 4 页 共 12 页
    数 字 时 钟 电 路 课 程 设 计 说 明 书 3.2.2 分计数器的设计 分计数器也是六十进制计数器，同秒计数器一样是由两片中规模 74LS160 构成。其组成方法及电路图同秒计数器。图 6 为分计数器电路。 3.2.3 时计数器的设计 图 6 时计数器是由二十四进制加法计数器构成。因此，采用两片 74LS160 级联的 方式。根据实际需要，我们利用 74LS160 的异步清零端，和反馈归零法来实现。 我们的时计数器由两个 74LS160（Uh1、Uh2）和 74LS00 四 2 输入与非门组成， 如图 5 所示，选择个位计数器 Uh1 的 QC 和十位计数器 Uh2 的 QB，经与非门输出 控制清零端~CLR。个位与十位之间采用同步级联方式，将个位计数器的进位输出 端 RCO 接至十位计数器的计数端 ETP，完成个位对十位计数器的进位控制，实现 二十四进制递增计数。 图 7 第 5 页 共 12 页
    数 字 时 钟 电 路 课 程 设 计 说 明 书 3.3 译码显示电路的设计 计数器实现了对时间的累计以 8421BCD 码的形式输出，为了将计数器输出的 8421BCD 码显示出来，需要显示译码电路将计数器的输出数码转换为数码显示器 件所需要的输出逻辑和一定的电流。因此，我们采用共阴极的七段数码显示管和 74LS48 作为译码器，其中 74LS48 的管脚图和功能表如图 8、图 9 所示。 图 8 图 9 第 6 页 共 12 页
    数 字 时 钟 电 路 课 程 设 计 说 明 书 译码显示电路由 74LS48 和七段数码管组成。电路一共需要六个译码器和六 个七段数码管。六个七段数码管，随着秒计数脉冲不断地输入和计时的变化，连 续的进行时、分、秒计时显示。如图 10 所示为一个译码器和一个数码管。 3.4 校时电路的设计 图 10 校时电路的作用是当计数器刚接通电源或走时出现误差时，实现对时、分、 秒的校准。我们的校时电路采用手动的门电路实现。 （1）时、分时间校准电路。时校准电路如图 11 所示，由 74LS08 四 2 输入 与门、74LS32 四 2 输入或门、74LS02 四 2 输入或非门组成。当校时开关处于校 时位置，即接低电平地端时，秒脉冲经 U4A 或非门输出，再到 U5A 或门输出接时 计数器的计数脉冲ＣＰ，控制时计数器计时，使其每秒加１，当时计数器显示出 校准小时数字时将开关置于高电平５Ｖ电源端，Ｕ４Ａ或非门输出为低电平，时 计数器的计数脉冲ＣＰ接分计数器的进位信号，恢复计数器正常计数。分校时电 路与上述电路相同。 第 7 页 共 12 页
    数 字 时 钟 电 路 课 程 设 计 说 明 书 （2）秒时间校准电路 图 11 秒时间校时电路如图 12 所示，当校秒开关 J3 处于校秒位置，即接 0 电平， U6C 与门的输出为低电平，秒计数器停止计数。当秒计数器显示的时间与标准的 秒时间相同时，将校秒开关置于高电平，即接秒脉冲信号，恢复秒计数器正常的 计数。 图 12 第 8 页 共 12 页
    分享到：
    赞 收藏

    相关推荐

    资料库

    课程资源

    共收录17145份资料，累计13个分类，关注成员有19位，主要包括：PHP,网络管理,网页制作,Java,.Net,数据库,3G/移动开发,C/C++,游戏开发,嵌入式,讲义,软件测试,专业指导

    热门标签

    PHP 网络管理 网页制作 Java .Net 数据库 3G/移动开发 C/C++ 游戏开发 嵌入式 讲义 软件测试 专业指导

    最新资料