01_ALINX_ZYNQ_MPSoC(AXU3CG)逻辑开发教程V1.04.pdf

发布时间：2022-06-16 发布人：admin 分类：说明书资料大小：12.75M 资料格式：pdf 举报版权申诉

8d931413-2b22-40dc-bc86-8194c539f882.pdf-第1页.png

第1页 / 共181页

8d931413-2b22-40dc-bc86-8194c539f882.pdf-第2页.png

第2页 / 共181页

8d931413-2b22-40dc-bc86-8194c539f882.pdf-第3页.png

第3页 / 共181页

8d931413-2b22-40dc-bc86-8194c539f882.pdf-第4页.png

第4页 / 共181页

8d931413-2b22-40dc-bc86-8194c539f882.pdf-第5页.png

第5页 / 共181页

8d931413-2b22-40dc-bc86-8194c539f882.pdf-第6页.png

第6页 / 共181页

8d931413-2b22-40dc-bc86-8194c539f882.pdf-第7页.png

第7页 / 共181页

8d931413-2b22-40dc-bc86-8194c539f882.pdf-第8页.png

第8页 / 共181页

前言

准备工程及注意事项

软件环境

硬件环境

工程对应

第一章 ZYNQ简介

1.1 PS和PL互联技术

1.2 ZYNQ芯片开发流程的简介

1.3 学习ZYNQ要具备哪些技能

1.3.1 软件开发人员

1.3.2 逻辑开发人员

第二章 PL的“Hello World”LED实验

2.1 LED硬件介绍

2.2 创建Vivado工程

2.3 创建Verilog HDL文件点亮LED

2.4 添加管脚约束

2.5 添加时序约束

2.6 生成BIT文件

2.7 Vivado仿真

2.8 下载

2.9 在线调试

2.9.1 添加ILA IP核

2.9.2 MARK DEBUG

2.10 实验总结

第三章 PL端DDR4读写测试实验

3.1 硬件介绍

3.2 Vivado工程建立

3.2.1 创建一个PL端ddr4测试工程

3.2.2 配置ddr4 IP

3.2.3 添加其他测试代码

3.3 下载调试

3.4 实验总结

第四章 ZYNQ硬件工程配置

4.1 Vivado工程建立

4.1.1 Low Speed配置

4.1.2 High Speed配置

4.1.3 时钟配置

4.1.4 DDR配置

4.1.5 PS-PL配置

4.2 导出硬件信息

4.3 本章小结

第五章 PS点亮PL的LED灯

5.1 Vivado工程建立

5.2 XDC文件约束PL管脚

5.3 导出硬件信息

第六章 PL按键中断实验

6.1 Vivado工程建立

配置中断

6.2 XDC文件约束PL管脚

6.3 导出硬件信息

第七章自定义IP实验

7.1 PWM介绍

7.2 Vivado工程建立

7.2.1 创建一个vivado工程

7.2.2 创建自定义IP

7.2.3 添加自定义IP到工程

7.3 导出硬件信息

第八章通过BRAM实现PS与PL数据交互

8.1 硬件环境搭建

Block Design添加逻辑分析仪方法

8.2 导出硬件信息

第九章 PL读写PS端DDR数据

9.1 ZYNQ的HP端口使用

9.2 硬件环境搭建

9.3 PL端AXI Master

9.4 ddr读写数据的检验

9.5 Vivado软件的调试技巧

9.6 导出硬件信息

第十章 DMA环通测试

10.1 实验说明

10.2 硬件环境搭建

10.3 导出硬件信息

第十一章 DMA使用之DAC波形发生器(AN108)

11.1 实验原理

11.1.1 数模转换电路

11.1.2 模数转换（AD）电路

11.2 硬件环境搭建

11.2.1 搭建硬件

11.2.2 DAC自定义IP功能介绍

11.3 导出硬件信息

11.4 自定义IP端口映射

第十二章 DMA使用之ADC示波器(AN108)

12.1 硬件环境搭建

12.1.1 搭建硬件

12.1.2 ADC自定义IP功能介绍

12.2 导出硬件信息

第十三章 DMA使用之ADC示波器（AN706）

13.1 实验原理

13.1.1 AD7606时序

13.1.2 AD7606配置

13.1.3 AD7606 AD转换

13.2 硬件环境搭建

13.2.1 硬件搭建

13.2.2 ADC自定义IP功能介绍

13.3 导出硬件信息

第十四章基于ADC模块的Scatter/Gather DMA使用(AN108)

14.1 硬件环境搭建

14.2 导出硬件信息

第十五章基于DAC模块的Scatter/Gather DMA使用（AN9767）

15.1 双通道14位DA模块说明

15.2 硬件环境搭建

15.2.1 搭建硬件

15.2.2 DAC自定义IP功能介绍

15.3 导出硬件信息

第十六章 AN5642双目摄像头的采集显示

16.1 OV5640简介

16.2 VDMA的使用

16.3 硬件环境搭建

16.4 导出硬件信息

16.5 双目摄像头以太网传输

第十七章 7寸触摸屏的使用

17.1 LCD触摸屏说明介绍

17.2 硬件环境搭建

17.3 导出硬件信息

ZYNQ MPSoC 逻辑开发教程 AXU3CG 19.8.5 14:54:32

ALINX 黑金 ZYNQ MPSoC 开发平台配套教版权声明程 Copyright © 2012-2019 芯驿电子科技（上海）有限公司公司网址: Http://www.alinx.com 天猫旗舰店： https://alinx.tmall.com 京东旗舰店： http://alinx.jd.com 邮箱: avic@alinx.com 电话: 021-67676997 传真： 021-37737073 ALINX 微信公众号：芯驿电子科技（上海）有限公司 2 / 181

时间 2019/6/13 2019/7/16 2019/7/23 2019/8/5 版本 1.01 1.02 1.03 1.04 ALINX 黑金 ZYNQ MPSoC 开发平台配套教程文档修订记录: 描述初始版本添加 7 寸屏时序说明 PL 读写 PS 端 DDR 数据一章添加自动分配地址空间将 PS 端 BANK3 电压配置改为 LVCMOS18 我们承诺本教程并非一劳永逸，固守不变的文档。我们会根据论坛上大家的反馈意见，以及实际的开发实践经验积累不断的修正和优化教程芯驿电子科技（上海）有限公司 3 / 181

ALINX 黑金 ZYNQ MPSoC 开发平台配套教程前言首先感谢大家购买芯驿电子科技（上海）有限公司出品的 ZYNQ MPSoC 的开发板！您对我们和我们产品的支持和信任,给我们增添了勇往直前的信心和勇气。“播下一粒种子，收获一片森林”，更是芯驿电子科技（上海）有限公司的美好愿望。本文档主要介绍 ZYNQ MPSoC 下的硬件工程创建过程。芯驿电子科技（上海）有限公司只能抛砖引玉，把最常用的知识点收集分享给大家。芯驿电子科技（上海）有限公司 4 / 181

ALINX 黑金 ZYNQ MPSoC 开发平台配套教程目录版权声明 ......................................................................................................................................... 2 前言 ................................................................................................................................................. 4 目录 ................................................................................................................................................. 5 准备工程及注意事项 ..................................................................................................................... 9 软件环境 ................................................................................................................................. 9 硬件环境 ................................................................................................................................. 9 工程对应 ................................................................................................................................. 9 第一章 ZYNQ 简介 ....................................................................................................................... 10 1.1 PS 和 PL 互联技术 ........................................................................................................... 10 1.2 ZYNQ 芯片开发流程的简介 ........................................................................................... 16 1.3 学习 ZYNQ 要具备哪些技能 ......................................................................................... 17 1.3.1 软件开发人员 ..................................................................................................... 17 1.3.2 逻辑开发人员 ..................................................................................................... 17 第二章 PL 的“Hello World”LED 实验 ......................................................................................... 18 2.1 LED 硬件介绍 .................................................................................................................. 18 2.2 创建 Vivado 工程 ........................................................................................................... 18 2.3 创建 Verilog HDL 文件点亮 LED .................................................................................... 24 2.4 添加管脚约束 ................................................................................................................ 28 2.5 添加时序约束 ................................................................................................................ 32 2.6 生成 BIT 文件 ................................................................................................................. 35 2.7 Vivado 仿真 ..................................................................................................................... 37 2.8 下载 ................................................................................................................................ 42 2.9 在线调试 ........................................................................................................................ 43 2.9.1 添加 ILA IP 核 ...................................................................................................... 44 2.9.2 MARK DEBUG ........................................................................................................ 48 2.10 实验总结 ...................................................................................................................... 50 第三章 PL 端 DDR4 读写测试实验 ............................................................................................. 52 3.1 硬件介绍 ........................................................................................................................ 52 3.2 Vivado 工程建立 ............................................................................................................. 52 3.2.1 创建一个 PL 端 ddr4 测试工程 .......................................................................... 52 3.2.2 配置 ddr4 IP......................................................................................................... 53 3.2.3 添加其他测试代码 ............................................................................................. 55 3.3 下载调试 ........................................................................................................................ 56 3.4 实验总结 ........................................................................................................................ 57 第四章 ZYNQ 硬件工程配置 ....................................................................................................... 58 4.1 Vivado 工程建立 ............................................................................................................. 58 芯驿电子科技（上海）有限公司 5 / 181

程 ALINX 黑金 ZYNQ MPSoC 开发平台配套教 4.1.1 Low Speed 配置 .................................................................................................... 61 4.1.2 High Speed 配置 ................................................................................................... 63 4.1.3 时钟配置 ............................................................................................................. 64 4.1.4 DDR 配置 .............................................................................................................. 66 4.1.5 PS-PL 配置 ............................................................................................................ 66 4.2 导出硬件信息 ................................................................................................................ 68 4.3 本章小结 ........................................................................................................................ 70 第五章 PS 点亮 PL 的 LED 灯....................................................................................................... 71 5.1 Vivado 工程建立 ............................................................................................................. 71 5.2 XDC 文件约束 PL 管脚 .................................................................................................... 77 5.3 导出硬件信息 ................................................................................................................ 79 第六章 PL 按键中断实验............................................................................................................. 81 6.1 Vivado 工程建立 ............................................................................................................. 81 配置中断 ....................................................................................................................... 83 6.2 XDC 文件约束 PL 管脚 .................................................................................................... 84 6.3 导出硬件信息 ................................................................................................................ 85 第七章自定义 IP 实验 ................................................................................................................ 86 7.1 PWM 介绍 ....................................................................................................................... 86 7.2 Vivado 工程建立 ............................................................................................................. 87 7.2.1 创建一个 vivado 工程 ......................................................................................... 87 7.2.2 创建自定义 IP ..................................................................................................... 88 7.2.3 添加自定义 IP 到工程 ........................................................................................ 97 7.3 导出硬件信息 ................................................................................................................ 99 第八章通过 BRAM 实现 PS 与 PL 数据交互 ............................................................................100 8.1 硬件环境搭建 ..............................................................................................................100 Block Design 添加逻辑分析仪方法 ............................................................................105 8.2 导出硬件信息 ..............................................................................................................107 第九章 PL 读写 PS 端 DDR 数据................................................................................................108 9.1 ZYNQ 的 HP 端口使用 ...................................................................................................108 9.2 硬件环境搭建 ..............................................................................................................108 9.3 PL 端 AXI Master ............................................................................................................113 9.4 ddr 读写数据的检验 .....................................................................................................115 9.5 Vivado 软件的调试技巧 ...............................................................................................115 9.6 导出硬件信息 ..............................................................................................................116 第十章 DMA 环通测试 ..............................................................................................................117 10.1 实验说明 ....................................................................................................................117 10.2 硬件环境搭建 ............................................................................................................118 10.3 导出硬件信息 ............................................................................................................124 芯驿电子科技（上海）有限公司 6 / 181

程 ALINX 黑金 ZYNQ MPSoC 开发平台配套教第十一章 DMA 使用之 DAC 波形发生器(AN108) ....................................................................125 11.1 实验原理 ....................................................................................................................125 11.1.1 数模转换电路 .................................................................................................125 11.1.2 模数转换（AD）电路 ....................................................................................126 11.2 硬件环境搭建 ............................................................................................................128 11.2.1 搭建硬件 .........................................................................................................128 11.2.2 DAC 自定义 IP 功能介绍 .................................................................................130 11.3 导出硬件信息 ............................................................................................................131 11.4 自定义 IP 端口映射 ...................................................................................................131 第十二章 DMA 使用之 ADC 示波器(AN108) ............................................................................135 12.1 硬件环境搭建 ............................................................................................................136 12.1.1 搭建硬件 .........................................................................................................136 12.1.2 ADC 自定义 IP 功能介绍 .................................................................................139 12.2 导出硬件信息 ............................................................................................................140 第十三章 DMA 使用之 ADC 示波器（AN706） ......................................................................141 13.1 实验原理 ....................................................................................................................142 13.1.1 AD7606 时序 ....................................................................................................142 13.1.2 AD7606 配置 ....................................................................................................143 13.1.3 AD7606 AD 转换 ...............................................................................................144 13.2 硬件环境搭建 ............................................................................................................145 13.2.1 硬件搭建 .........................................................................................................145 13.2.2 ADC 自定义 IP 功能介绍 .................................................................................147 13.3 导出硬件信息 ............................................................................................................147 第十四章基于 ADC 模块的 Scatter/Gather DMA 使用(AN108) ..............................................149 14.1 硬件环境搭建 ............................................................................................................149 14.2 导出硬件信息 ............................................................................................................150 第十五章基于 DAC 模块的 Scatter/Gather DMA 使用（AN9767）.......................................151 15.1 双通道 14 位 DA 模块说明........................................................................................151 15.2 硬件环境搭建 ............................................................................................................155 15.2.1 搭建硬件 .........................................................................................................155 15.2.2 DAC 自定义 IP 功能介绍 .................................................................................157 15.3 导出硬件信息 ............................................................................................................157 第十六章 AN5642 双目摄像头的采集显示 ...........................................................................158 16.1 OV5640 简介 ...............................................................................................................158 16.2 VDMA 的使用 ..............................................................................................................159 16.3 硬件环境搭建 ............................................................................................................159 16.4 导出硬件信息 ............................................................................................................165 16.5 双目摄像头以太网传输 ............................................................................................165 芯驿电子科技（上海）有限公司 7 / 181

程 ALINX 黑金 ZYNQ MPSoC 开发平台配套教第十七章 7 寸触摸屏的使用 ....................................................................................................167 17.1 LCD 触摸屏说明介绍 ..................................................................................................167 17.2 硬件环境搭建 ............................................................................................................171 17.3 导出硬件信息 ............................................................................................................181 芯驿电子科技（上海）有限公司 8 / 181

分享到：

赞收藏

资料库

01_ALINX_ZYNQ_MPSoC(AXU3CG)逻辑开发教程V1.04.pdf

相关推荐

行业

热门标签

最新资料