EDA 设计报告
------八位频率计
设计者: 王晨
苏洋
02075073
02075046
目录
一.实验内容···································2
二.实验目的···································2
三.实验原理,设计思路·························3
四.文件仿真图·································4
五.源代码·····································7
六.心得体会···································10
七.课堂建议····································11
八.参考文献····································11
一. 试验内容
在电子技术中,频率是最基本的参数之一,并且与许多电参量的
测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更
加重要。通过运用 VHDL 语言,实现 8 位数字频率计,并利用 Quartus
II 6.0 集成开发环境进行编辑、综合、波形仿真,并下载到 FPGA 器件
中,经实际电路测试,该系统性能可靠。
本次 EDA 试验八位十进制频率计主要是通过 Quartus II 6.0 编写
vhdl 代码通过仿真调试后,下载到 GW48-SOC+EP20K200 试验箱完成
硬件测试。
二. 试验目的
通过 EDA 的试验设计,加深我们对 FPGA 的了解,熟悉 FPGA 的
工作原理和试验环境,知道 FPGA 的开发流程,熟悉各种软件如
Quartus II 6.0 的使用。通过设计小型试验项目学会仿真和硬件测试的
基本方法。
三. 试验原理,设计思路
8 位十进制数据显示频率计设计
在电子技术中,频率是最基本的参数之一,并且与许多电参
量的测量方案、测量结果都有十分密切的关系,因此,频率的测量就
显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具
有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优
点,是频率测量的重要手段之一。数字式频率计的测量原理有两类:
一是直接测频法,即在一定闸门时间内测量被测信号的脉冲个数;二
是间接测频法即测周期法,如周期测频法。直接测频法适用于高频信
号的频率测量,通常采用计数器、数据锁存器及控制电路实现,并通
过改变计数器阀门的时间长短在达到不同的测量精度;间接测频法适
用于低频信号的频率测量,本设计中使用的就是直接测频法,即用计
数器在计算 1S 内输入信号周期的个数。
数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器
件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、
可靠性差。随着现场可编程门阵列 FPGA 的广泛应用,以 EDA 工具作
为开发手段,运用 VHDL 等硬件描述语言语言,将使整个系统大大简
化,提高了系统的整体性能和可靠性。
具体设计方法:
本实验通过频率控制模块,将时钟信号 clkk 两分频后分别取反
赋给锁存使能和计数使能端,这样计数完成后就能实现数据的锁存,
当计数使能和锁存使能同时无效,基都出现低电平的时候,计数复位
信号有效,将计数器清零,从新开始计数。
实测的内容有 2 项:
1. 能否完成正常的测频工作,即输入信号的频率与显示的数据
是否一致,稳定性是否好;
2. 被测信号能达到的频率上限是多少,与计算机的时序分析结果
的一致性如何。实测时 CLK1 的频率必须为 1Hz。
四. 文件仿真图
十进制计数器模块软件仿真图:
锁存器软件仿真图
频率控制模块软件仿真图:
最终程序仿真图:
结果输出:
F1hz=1us , ftest=250ns
F1hz=1us , ftest=50ns
管脚锁存:
五. 源代码
---------------------------------顶层设计采用图形画界面模块-----------------------------------------------
: