xc7z020资料.pdf

发布时间：2022-06-14 发布人：admin 分类：说明书资料大小：8.12M 资料格式：pdf 举报版权申诉

4981e856-1f86-4c74-aa5d-ad340ebf9e85.pdf-第1页.png

第1页 / 共143页

4981e856-1f86-4c74-aa5d-ad340ebf9e85.pdf-第2页.png

第2页 / 共143页

4981e856-1f86-4c74-aa5d-ad340ebf9e85.pdf-第3页.png

第3页 / 共143页

4981e856-1f86-4c74-aa5d-ad340ebf9e85.pdf-第4页.png

第4页 / 共143页

4981e856-1f86-4c74-aa5d-ad340ebf9e85.pdf-第5页.png

第5页 / 共143页

4981e856-1f86-4c74-aa5d-ad340ebf9e85.pdf-第6页.png

第6页 / 共143页

4981e856-1f86-4c74-aa5d-ad340ebf9e85.pdf-第7页.png

第7页 / 共143页

4981e856-1f86-4c74-aa5d-ad340ebf9e85.pdf-第8页.png

第8页 / 共143页

ZYNQ 修炼秘籍(MZ7X系列)

【第一季】ZYNQ SOC开机及FPGA基础共10课时

CH01_开机程序测试

1.1 开机测试的目的

1.2 开机前准备

1.3 开机测试

CH02_ZYNQ_VIVADO 软件安装

2.1 VIVADO软件介绍

2.2 VIVADO软件安装(适合所有vivado安装)

2.3 VIVADO软件注册

2.3本章小结

CH03_USB下载器驱动安装及下载程序

3.1下载器驱动的安装

3.2下载runled工程的bit文件验证板子和下载器工作正常

3.3下载器使用需要注意的问题

CH04_FPGA设计Verilog基础（一）

4.1 Verilog HDL 代码规范

4.2技术背景

4.3 Verilog最最基础语法

4.4关键字

4.5 Verilog中数值表示的方式

4.6阻塞赋值和非阻塞赋值详解

CH05_FPGA设计Verilog基础（二）

5.1状态机设计

5.2一段式状态机

5.3两段式状态机

5.4三段式状态机

CH06_FPGA设计Verilog基础（三）

6.1 完成的Test bench文件结构

6.2 时钟激励设计

6.3 复位信号设计

6.4 特殊信号设计

6.5 仿真控制语句及系统任务描述

6.6加法器的仿真测试文件编写

CH07_FPGA_RunLED创建VIVADO工程实验

7.1 硬件图片

7.2 硬件原理图

7.3新建VIVADO工程

7.4创建工程文件

7.5 Verilog FPGA流水灯实验

7.6 添加管脚约束文件

7.7 编译并且产生bit文件

7.8下载程序

7.9实验结果

7.10本章小结

CH08_FPGA_Button 按钮去抖动实验

8.1硬件介绍

8.2时序设计

8.3程序源码

8.4程序分析

8.5综合布线前仿真时序

8.6 Chipscope在线逻辑分析仪仿真

8.7输出结果

8.8小结

CH09_FPGA多路分配器设计

9.1 硬件图片

9.2 硬件原理图

9.3 介于VIVADO的FPGA设计流程

9.4 多路分配器设计思想

9.5时序设计

9.6程序源码

9.7行为仿真

9.7.1创建多路分频器工程

9.7.2添加仿真文件

9.7.3行为级仿真

9.8综合 Synthesis

9.8.1添加文件

9.8.3综合时序仿真

9.9执行Implementation

9.9.1执行并查看报告

9.9.2布局布线后时序仿真

9.10 VIVADO在线逻辑分析仪使用

9.10.1 IP Catalog添加IA ip core

9.10.2 逻辑分析仪抓取的信号

9.10.3 逻辑分析仪使用

9.11小结

CH10_ HDMI接口测试

10.1创建工程文件

10.2添加工程文件

10.3 添加管脚约束文件

10.4 编译并且产生bit文件

10.5 下载程序

10.6实验结果

10.7本章小结

版本信息：版本 REV2018 时间 05/01/2018 ZYNQ 修炼秘籍(MZ7X 系列) 基于米联客系列开发板第一季基于 ZYNQ 的 FPGA 基础入门电子版自学资料常州一二三电子科技有限公司溧阳米联电子科技有限公司版权所有米联客学院 04QQ 群：516869816 米联客学院 03QQ 群：543731097 米联客学院 02QQ 群：86730608 米联客学院 01QQ 群：34215299

常州一二三/溧阳米联电子科技有限公司 www.osrc.cn ZYNQ 修炼秘籍 FPGA 基础篇版本时间描述 Rev2016 2015-07-25 第一版初稿，大部分采用 zedboard 资料 Rev2017 2017-01-31 做了重大改进，自己编写里批处理命令，方便移植 Rev2018 2017-12-16 对 2017 版本改进，修改教程 bug 同时增加更多学习课程 Rev2018 2017-05-01 对 2018-12-16 版本改进，细化基础部分内容第 2 页共 143 页

常州一二三/溧阳米联电子科技有限公司 www.osrc.cn ZYNQ 修炼秘籍 FPGA 基础篇感谢您使用米联客开发板团队开发的 ZYNQ 开发板，以及配套教程。本教程将对之前编写的《ZYNQ 修炼秘籍》-LINUX 部分内容做出改进，并且增加新的课程内容。本教程不仅仅适合用于米联客开发板，而且可以用于其他的 ZYNQ 开发板。软件版本：VIVADO2016.4 (提供安装好环境的虚拟机) 版权声明：本手册版权归常州一二三电子科技有限公司/溧阳米联电子科技有限公司所有，并保留一切权利，未经我司书面授权，擅自摘录或者修改本手册部分或者全部内容，我司有权追究其法律责任。版主大神们都等着大家去提问--电子资源论坛 www.osrc.cn 扫描一下二维码注册论坛：微信公众平台：电子资源论坛第 3 页共 143 页

常州一二三/溧阳米联电子科技有限公司 www.osrc.cn ZYNQ 修炼秘籍 FPGA 基础篇目录 ZYNQ 修炼秘籍 .......................................................................................................................................... 1 目录................................................................................................................................................................ 4 【第一季】ZYNQ SOC 开机及 FPGA 基础共 10 课时 ........................................................................... 7 CH01_开机程序测试 .................................................................................................................................... 8 1.1 开机测试的目的 ............................................................................................................................. 8 1.2 开机前准备..................................................................................................................................... 8 1.3 开机测试....................................................................................................................................... 12 CH02_ZYNQ_VIVADO 软件安装 ............................................................................................................ 16 2.1 VIVADO 软件介绍 ........................................................................................................................ 16 2.2 VIVADO 软件安装(适合所有 vivado 安装) ................................................................................ 16 2.3 VIVADO 软件注册 ........................................................................................................................ 21 2.3 本章小结 ........................................................................................................................................ 23 CH03_USB 下载器驱动安装及下载程序.................................................................................................. 24 3.1 下载器驱动的安装 ........................................................................................................................ 24 3.2 下载 runled 工程的 bit 文件验证板子和下载器工作正常 .......................................................... 26 3.3 下载器使用需要注意的问题 ........................................................................................................ 27 CH04_FPGA 设计 Verilog 基础（一） ....................................................................................................... 29 4.1 Verilog HDL 代码规范 ................................................................................................................. 29 4.2 技术背景 ........................................................................................................................................ 32 4.3 Verilog 最最基础语法 ................................................................................................................... 35 4.4 关键字 ............................................................................................................................................ 36 4.5 Verilog 中数值表示的方式 ........................................................................................................... 42 4.6 阻塞赋值和非阻塞赋值详解 ........................................................................................................ 42 CH05_FPGA 设计 Verilog 基础（二） ..................................................................................................... 47 5.1 状态机设计 .................................................................................................................................... 47 5.2 一段式状态机 ................................................................................................................................ 48 5.3 两段式状态机 ................................................................................................................................ 49 5.4 三段式状态机 ................................................................................................................................ 51 CH06_FPGA 设计 Verilog 基础（三） ..................................................................................................... 54 6.1 完成的 Test bench 文件结构 ........................................................................................................ 54 6.2 时钟激励设计 ............................................................................................................................... 54 6.3 复位信号设计 ............................................................................................................................... 56 6.4 特殊信号设计 ............................................................................................................................... 57 6.5 仿真控制语句及系统任务描述 ................................................................................................... 60 6.6 加法器的仿真测试文件编写 ........................................................................................................ 63 CH07_FPGA_RunLED 创建 VIVADO 工程实验 ..................................................................................... 66 7.1 硬件图片 ....................................................................................................................................... 66 7.2 硬件原理图 ................................................................................................................................... 66 7.3 新建 VIVADO 工程 ...................................................................................................................... 66 7.4 创建工程文件 ................................................................................................................................ 69 第 4 页共 143 页

常州一二三/溧阳米联电子科技有限公司 www.osrc.cn ZYNQ 修炼秘籍 FPGA 基础篇 7.5 Verilog FPGA 流水灯实验 ............................................................................................................ 73 7.6 添加管脚约束文件 ....................................................................................................................... 75 7.7 编译并且产生 bit 文件 ................................................................................................................. 79 7.8 下载程序 ........................................................................................................................................ 80 7.9 实验结果 ........................................................................................................................................ 82 7.10 本章小结 ...................................................................................................................................... 83 CH08_FPGA_Button 按钮去抖动实验 ..................................................................................................... 84 8.1 硬件介绍 ........................................................................................................................................ 84 8.2 时序设计 ........................................................................................................................................ 84 8.3 程序源码 ........................................................................................................................................ 85 8.4 程序分析 ........................................................................................................................................ 89 8.5 综合布线前仿真时序 .................................................................................................................... 90 8.6 Chipscope 在线逻辑分析仪仿真 .................................................................................................. 90 8.7 输出结果 ........................................................................................................................................ 90 8.8 小结 ................................................................................................................................................ 90 CH09_FPGA 多路分配器设计 ................................................................................................................... 91 9.1 硬件图片 ....................................................................................................................................... 91 9.2 硬件原理图 ................................................................................................................................... 91 9.3 介于 VIVADO 的 FPGA 设计流程 ............................................................................................. 92 9.4 多路分配器设计思想 ................................................................................................................... 92 9.5 时序设计 ........................................................................................................................................ 93 9.6 程序源码 ........................................................................................................................................ 93 9.7 行为仿真 ........................................................................................................................................ 98 9.7.1 创建多路分频器工程 ......................................................................................................... 98 9.7.2 添加仿真文件 ................................................................................................................... 101 9.7.3 行为级仿真 ....................................................................................................................... 104 9.8 综合 Synthesis ............................................................................................................................ 108 9.8.1 添加文件 ........................................................................................................................... 108 9.8.3 综合时序仿真 ................................................................................................................... 109 9.9 执行 Implementation ................................................................................................................... 110 9.9.1 执行并查看报告 ............................................................................................................... 110 9.9.2 布局布线后时序仿真 ....................................................................................................... 111 9.10 VIVADO 在线逻辑分析仪使用 ................................................................................................ 111 9.10.1 IP Catalog 添加 IA ip core .............................................................................................. 111 9.10.2 逻辑分析仪抓取的信号 ................................................................................................ 115 9.10.3 逻辑分析仪使用 ............................................................................................................ 116 9.11 小结 ............................................................................................................................................ 119 CH10_ HDMI 接口测试 ........................................................................................................................... 120 10.1 创建工程文件 ............................................................................................................................ 120 10.2 添加工程文件 ............................................................................................................................ 122 10.3 添加管脚约束文件 ................................................................................................................... 136 10.4 编译并且产生 bit 文件............................................................................................................. 138 10.5 下载程序 ................................................................................................................................... 139 第 5 页共 143 页

常州一二三/溧阳米联电子科技有限公司 www.osrc.cn ZYNQ 修炼秘籍 FPGA 基础篇 10.6 实验结果 .................................................................................................................................... 141 10.7 本章小结 .................................................................................................................................... 142 第 6 页共 143 页

常州一二三/溧阳米联电子科技有限公司 www.osrc.cn ZYNQ 修炼秘籍 FPGA 基础篇【第一季】ZYNQ SOC 开机及 FPGA 基础共 10 课时第一季课程共计 10 课时，主要讲解开机测试，JTAG 下载程序，FPGA 基础语法基础，VIVADO 软件快速入门、VGA 或者 HMDI 接口的测试。开发人员拿到板子后第一件事情应该是对板子做一个开机测试。对于有 FPGA 基础，第一使用 ZYNQ ，第一次使用 VIVADO 软件的读者，可以把软件使用相关课程看下；对于没有 FPGA 基础的，需要把 FPGA 基础的知识好好学习下。对于熟悉 ZYNQ 软件的，也会 FPGA 开发的，可以跳过本章基础部分，直接进入后面章节学习。第 7 页共 143 页

常州一二三/溧阳米联电子科技有限公司 www.osrc.cn ZYNQ 修炼秘籍 FPGA 基础篇 CH01_开机程序测试 1.1 开机测试的目的使用者进入正式开发前，需要对开发板各个接口进行功能测试，验证开发板功能可靠。开机测试通过后，使用者可进行后续的开发工作。 1.2 开机前准备 1、启动模式检查检查开发板的拨码开关是否是 SD 卡启动模式，即 1-OFF，2-OFF 状态。如果不是，请将拨码开关拨到 1-OFF，2-OFF 状态。表. 开发板启动模式启动模式 SD 卡启动/JTAG 调试模式启动/JTAG 调试模式开关状态开关 1-OFF 开关 2-OFF 开关 1-ON 开关 2-OFF 拨码开关 2、连接下载器说明：开发板底板集成下载器。下载器连接：下载器一端通过 mini USB 线连接到电脑，另一端连接到开发板 JTAG 接口。 MZ7XA(MZ701A-MINI、MZ701A、MZ702A)下载器连接图 ************************************************************************************* 开发板未通电开发板通电第 8 页共 143 页

分享到：

赞收藏

资料库

xc7z020资料.pdf

相关推荐

开发技术

热门标签

最新资料