西 安 电 子 科 技 大 学
考试时间 120 分钟
试
二
一
题号
分数
题
三
四
五
总分
1. 考试形式:闭卷; 2.本试卷共五大题,满分 100 分。
班级
学号
姓名
任课教师
一、单项选择题(本大题共 15 小题,每小题 2 分,共 30 分)
在每小题列出的四个备选项中只有一个是符合题目要求的,请将其选出并将
相应代码填入题干后的[ ]中。未填、错填或多填均无分。
1.下列四个数中最大的数是数是[ ]
A.(7.1)16
B.(7.1)10
C.(7.1)8
D.(111.1)2
2.八进制数(76)8 所对应的余 3BCD 码是[ ]
A.(10101001)余 3BCD
C.(10010101)余 3BCD
B.(10010010)余 31BCD
D.(01100010)余 3BCD
3.某逻辑电路输入 A、B 和输出 F 的波形如图 1.1 所示,由此判断该门电
路完成的逻辑功能是[ ]
A.与非
C.同或
B.异或
D.无法确定
图 1.1
A
B
F
4.图 1.2 所示电路的输出函数 F 的表达式为[ ]
A.
F
CBBA
B.
F
CBBA
C.
F
CBBA
D.
F
CBBA
5.某函数的反函数是
F
CABA
BD
其原函数为[ ]
A.
F
(
DBCABA
(
)
)
B.
F
(
DBCABA
(
)
&
&
UCC
R
F
•
图1.2
A
B
B
C
)
C.
F
(
BA
)
DBCA
(
)
D.
F
(
第 1页(共 7 页)
DBCABA
)
6.
F
CBBA
AC
的最简表达式为[ ]
A. BA
B. CB
C. AC
B
D. AC
的最小项标准式为[ ]
A. (
7.函数 F AB AC
F ABC
(ABC
C.
F
)
)
(0,1,5,7)
)5,3,2,0(
B.
F
(ABC
)
D.
F
(ABC
)
)5,4,3,1(
)7,5,3,1(
8.n 变量的的最小项,其逻辑相邻项有[ ]
A.2n 个
B.2n 个
C.n2 个
D.n 个
9.逻辑函数
F
DCBADBCA
的最简与非式是[ ]
A.
BCDA
B.
DCBADBCA
C.
CBDA
D.
DBCB
)11,9,4,3,1,0(
,约束条件为
AB
BD
0
,其最
10.逻辑函数
F
(ABCD
)
简或非式为[ ]
A.
F
C.
F
DBCA
DCDA
B.
F
D.
F
DCA
DCDA
11.函数
F
(
CBACA
)(
)
的最简与或式是[ ]
A.
F
CBACA
B.
F
AC
CABA
C.
F
CA
AB
AC
D.
F
BCACA
12.将一路信号送至多个输出端,应选用[ ]
A.全加器
B.数据选择器
C.编码器 D.数据分配器
13.为了使 D 触发器实现维持功能,则激励端 D 应接至[ ]
A. 0D
B. 1D
C.
nQD
D.
nQD
14. T 触发器组成电路如图 1.3 所示,其次态方程为[ ]
A.
n
Q 1
Q
n
B.
n
Q 1
n
Q
C.
Q
n
1
QA
n
D.
Q
n
1
QA
n
&
A
T
C1
Q
Q
CP
图1.2
图 1.3
第 2页(共 7 页)
15.移位寄存器状态为 1011,当左移进一个 1,再右移进一个 0。则 移位
寄存器状态为 [
A.1011
]
B. 0011
C.1101
D.0101
二、填空题(每空两分,共 10 分)
16. 5421BCD 码 1100 与其对应的 8421BCD 码是________________。
17.
F
010
11
A
=________________。
18. A AB B BCD AE
其结果为________________。
19.时序电路的输出与当前输入有关,与电路过去状态________________。
20.180KHZ 输入信号,要求输出频率为 20KHZ,其分频器的分频系数为
____________。
得分 评卷人 复查人
三、分析题(本大题共 4 小题,共 40 分)
说明:中规模器件 74LS90、74LS161 和 74LS194 的功
能表在第 7 页上。
21.(10 分)数据选择器电路如图 2.1 所示。
1 写出函数 F 的表达式;
2 求出其最简与或式。
F
A
C
A1
A0
4选1MUX
E
D0
D1
D2
D3
“1”
1
B
D
“1”
图2.1
第 3页(共 7 页)
图2.2
&
O
22.(8 分)触发器电路及相关波形如图 2.2
所示。
1 写出该触发器的次态方程;
2 对应给定波形画出 Q 端波形。
(设初始状态 Q=0)
CP
A
Q
A
=1
CP
1J
Q
C1
1K
Q
23.(12 分)电路如图 2.3 所示。
1 列出图所示电路的状态迁移关系;
2 指出电路的功能。
QA QB QC QD
CR
74LS161
A B C D LD
O
1
QA QB QC QD
CP1
CP2
S91 S92
R01 R02
74LS90
CP
1
O
&
CP
图 2。3
第 4页(共 7 页)
24.(10 分)由四选一数据选择器和移位寄存器 74LS194 组成电路如图 2.4 所示。
1 列出 74LS194 的状态迁移关系;
2 写出输出 F 的序列信号。
E
F
四
选
一
选
择
器
A1 A0
。
1
D0
D1
D2
D3 。
1
1
O
Cr
Q0 Q1 Q2 Q3
S1
74LS194
S0
SR Q0 Q1 Q2 Q3
1
O
CP
1
图 2。4
1
第 5页(共 7 页)
得分 评卷人 复查人
四、设计题(本大题共 2 小题,共 20 分)
25.(10 分)用译码器 74LS138 实现将输入的三位格雷
码转换为三位二进制代码(可加少量的门电路)
1 列出真值表;
2 写出最小项标准式
3 画出逻辑图。
26.(10 分)用 74LS161 设计起始态为 0001 的十二计数器计数器。
1 列出状态迁移关系;
2 决定反馈信号;
3 画出逻辑图。
第 6页(共 7 页)
74LS90功能表
输入
S91 S92
0
0
1
1
1
1
R01 R02
1
1
1
1
0
0
CP1 CP2
输出
QC
QB
QA
QD
0 0 0 0
0 0 0 0
1 0 0 1
1 0 0 1
QC
QB
QD
QA
0 0 0 0
D
A
计数(模16)
B C
保持
保持(Oc=0)
R01R02=0 S91S92=0
CP
0
0
CP
CP
QA
QD
CP
二进制计数
五进制计数
8421码十进制计数
5421码十进制计数
74LS161功能表
输入
输出
CP
Cr
LD
P
T
CBA
D
A
B C D
0
1
1
1
1
0
1
1
1
1
0
1
0
Cr CP
0
1
1
1
1
1
0
74LS194功能表
输入
输出
S1 S0
SL SR
D0
D1
D2
D3
Q1
Q2
Q3
Q0
0 0 0 0
0
0
1
1
0
1
0
1
SR
SL
d0
d1
d2
d3
SR
Q1
d0
保持
Q0
Q1
Q2
Q3
d2
d1
保持
Q2
SL
d3
第 7页(共 7 页)