logo资料库

PSOC3中文资料.pdf

发布时间：2022-06-14 发布人：admin 分类：说明书 资料大小：2.87M 资料格式：pdf 举报 版权申诉
第1页 / 共103页
第2页 / 共103页
第3页 / 共103页
第4页 / 共103页
第5页 / 共103页
第6页 / 共103页
第7页 / 共103页
第8页 / 共103页
资料共103页，剩余部分请下载后查看
    概述
    特性
    内容概述
    1. 架构概述
    2. 引脚分布图
    3. 引脚说明
    4. CPU
    4.1 8051 CPU
    4.2 寻址模式
    4.3 指令集
    4.3.1 指令集摘要
    4.4 DMA 与 PHUB
    4.4.1 PHUB 特性
    4.4.2 DMA 特性
    4.4.3 优先级级别
    4.4.4 支持的数据操作模式
    4.5 中断控制器
    5. 存储器
    5.1 静态 RAM
    5.2 闪速程序存储器
    5.3 闪存安全性
    5.4 EEPROM
    5.5 外部存储器接口
    5.6 存储器映射
    5.6.1 代码空间
    5.6.2 内部数据空间
    5.6.3 SFR
    外部数据空间访问 SFR
    I/O 端口 SFR
    时钟分频器 SFR
    6. 系统集成
    6.1 时钟系统
    6.1.1 内部振荡器
    6.1.2 外部振荡器
    6.1.3 时钟分配
    6.1.4 USB 时钟域
    6.2 供电系统
    6.2.1 功耗模式
    6.2.2 升压转换器
    6.3 复位
    6.3.1 复位源
    6.4 I/O 系统与路由
    6.4.1 驱动模式
    6.4.2 引脚寄存器
    6.4.3 双向 (Bidirectional) 模式
    6.4.4 斜率受限 (Slew Rate Limited) 模式
    6.4.5 引脚中断
    6.4.6 输入缓冲区模式
    6.4.7 I/O 供电电源
    6.4.8 模拟连接
    6.4.9 CapSense
    6.4.10 LCD 段驱动
    6.4.11 可调输出电平
    6.4.12 可调输入电平
    6.4.13 SIO 作为电压比较器
    6.4.14 热拔插
    6.4.15 过压容差
    6.4.16 复位配置
    6.4.17 低功耗功能
    6.4.18 特殊引脚功能
    6.4.19 JTAG 边界扫描
    7. 数字子系统
    7.1 外设示例
    7.1.1 数字组件示例
    7.1.2 模拟组件示例
    7.1.3 系统功能组件示例
    7.1.4 使用 PSoC Creator 进行设计
    7.2 通用数字模块
    7.2.1 PLD 模块
    7.2.2 数据路径模块
    7.2.3 状态和控制模块
    7.3 UDB 阵列说明
    7.3.1 UDB 阵列可编程资源
    7.4 DSI 路由接口说明
    7.4.1 I/O 端口路由
    7.5 CAN
    7.5.1 CAN 功能
    7.5.2 软件工具支持
    7.6 USB
    7.7 定时器、计数器和 PWM
    7.8 I2C
    7.9 数字滤波器模块
    8. 模拟子系统
    8.1 模拟路由
    8.1.1 特性
    8.1.2 功能说明
    8.2 Delta-Sigma ADC
    8.2.1 功能说明
    8.2.2 工作模式
    8.2.3 开始转换输入
    8.2.4 结束转换输出
    8.3 电压比较器
    8.3.1 输入和输出接口
    8.3.2 LUT
    8.4 运算放大器
    8.5 可编程 SC/CT 模块
    8.5.1 裸运算放大器
    8.5.2 单位增益
    8.5.3 PGA
    8.5.4 TIA
    8.6 LCD 直接驱动
    8.6.1 LCD 段引脚驱动器
    8.6.2 显示数据流
    8.6.3 UDB 和 LCD 段控制
    8.6.4 LCD DAC
    8.7 CapSense
    8.8 温度传感器
    8.9 DAC
    8.9.1 电流 DAC
    8.9.2 电压 DAC
    8.10 上变频/下变频混频器
    8.11 采样和保持
    8.11.1 下变频混频器
    8.11.2 一阶调制器 - SC 模式
    9. 编程、调试接口与资源
    9.1 JTAG 接口
    9.2 串行线调试接口
    9.3 调试功能
    9.4 跟踪功能
    9.5 单线浏览器接口
    9.6 编程功能
    9.7 器件安全性
    10. 开发支持
    10.1 文档
    10.2 在线资源
    10.3 工具
    11. 电气规范
    11.1 绝对最大额定值
    11.2 器件级规范
    11.2.1 器件级规范
    11.3 电源调节器
    11.3.1 数字系统内核电压调节器
    11.3.2 模拟系统内核电压调节器
    11.3.3 感应升压调节器
    11.4 输入和输出
    11.4.1 GPIO
    11.4.2 SIO
    11.4.3 USBIO
    11.4.4 XRES
    11.5 模拟外设
    11.5.1 运算放大器
    11.5.2 Delta-Sigma ADC
    11.5.3 电压参考
    11.5.4 模拟全局总线
    11.5.5 电压比较器
    11.5.6 IDAC
    11.5.7 VDAC
    11.5.8 离散时间混频器
    11.5.9 连续时间混频器
    11.5.10 互阻放大器
    11.5.11 可编程增益放大器
    11.5.12 单位增益缓冲区
    11.5.13 温度传感器
    11.5.14 LCD 直接驱动
    11.6 数字外设
    11.6.1 定时器
    11.6.2 计数器
    11.6.3 脉冲宽度调制
    11.6.4 I2C
    11.6.5 控制器区域网络[20]
    11.6.6 数字滤波器模块
    11.6.7 USB
    11.6.8 通用数字模块 (UDB)
    11.7 存储器
    11.7.1 闪存
    11.7.2 EEPROM
    11.7.3 非易失性锁存器 (NVL)
    11.7.4 SRAM
    11.7.5 外部存储器接口
    11.8 PSoC 系统资源
    11.8.1 带掉电的 POR
    11.8.2 电压监控器
    11.8.3 中断控制器
    11.8.4 JTAG 接口
    11.8.5 SWD 接口
    11.8.6 SWV 接口
    11.9 时钟
    11.9.1 32 kHz 外部晶振
    11.9.2 内部主振荡器
    11.9.3 内部低速振荡器
    11.9.4 外部晶振
    11.9.5 外部时钟参考
    11.9.6 锁相环
    12. 订购信息
    12.1 部件编号约定
    13. 封装
    14. 修订记录
    15. 销售、解决方案和法律信息
    全球销售和设计支持
    产品
    PSoC 解决方案
    初步 PSoC®3： CY8C38 系列数据表 可编程片上系统 (PSoC®) 概述 PSoC®3 具有独特的可配置模块阵列，是真正的系统级解决方案，能够通过单个芯片提供 MCU、存储器、模拟和数字外设功能。 CY8C38 系列提供了一种新型的信号采集、信号处理和控制方法，并具有高精度、高带宽和高灵活性等特点。其模拟功能涵盖了从热 电偶信号（接近直流电压）到超声波信号的广泛信号范围。CY8C38 系列可以处理数十个数据采集通道以及每个 GPIO 引脚上的模拟 输入。CY8C38 系列还是一个高性能的可配置数字系统，具有 USB、多主控 I2C 以及 CAN 等接口。除了通信接口之外，CY8C38 系 列还具有易于配置的逻辑阵列，至所有 I/O 引脚的灵活路由，以及高性能的单周期 8051 微处理器内核。通过分层式电路图设计输入 工具 PSoC® Creator™，设计人员可以使用包含众多预建组件和布尔基元的资料库，轻松创建系统级设计。使用 CY8C38 系列不仅可 以实现模拟和数字材料表的集成，而且只需通过简单的固件更新，即可轻松纳入最新的设计变更。 特性 单周期 8051 CPU 内核 • 8、 16、 24 和 32 位定时器、计数器和 PWM • SPI、 UART、 I2C • 目录中列出的许多其他外设 工作频率介于 DC 至 67 MHz 之间 8x8 乘法和除法指令 闪速程序存储器，高达 64 KB，100,000 次写循环，20 年保 留时间，多种安全特性 高达 8 KB 的 ECC 或配置闪存 高达 8 KB 的 SRAM 存储器 高达 2 KB 的 EEPROM 存储器，1M 次写循环，20 年保留时 间 24 通道 DMA，多层 AHB 总线访问 • 可编程链式描述符和优先级 • 支持高带宽 32 位传输 低电压，超低功耗 宽广的工作电压范围：0.5V 至 5.5V 高效升压调节器 （输入 0.5V，输出 1.8V-5.0V） 在 3 MHz 下为 0.8 mA，在 6 MHz 下为 1.2 mA，在 48 MHz 下为 6.6 mA 低功耗模式包括： • 1 µA 睡眠模式，提供实时时钟和欠压检测 (LVD) 中断 • 200 nA 休眠模式， RAM 保留数据 通用 I/O 系统 个段 (Segment)[1] 28 至 72 个 I/O （62 个 GPIO、 8 个 SIO、 2 个 USBIO[1]） 可从任意 GPIO 路由至任意数字或模拟外设 任何 GPIO 都具有 LCD 直接驱动功能，能够驱动多达 46x16 任何 GPIO 均提供 CapSense® 支持 [4] 1.2V 至 5.5V I/O 接口电压，多达 4 个电压域 任何引脚或端口都可设置成可接受独立的可屏蔽 IRQ 施密特触发器 TTL 输入 所有 GPIO 均可配置为开漏高电平 / 低电平、上拉 / 下拉、 High-Z 或强输出 在加电复位 (POR) 时可配置 GPIO 引脚的状态 SIO 具有 25 mA 的灌电流能力 数字外设 20 至 24 个基于 PLD 的可编程通用数字模块 Full CAN 2.0b RX 缓冲区（16 个）和 TX 缓冲区（8 个）[1] 全速 (FS) USB 2.0 12 Mbps （采用内部振荡器） [1] 多达 4 个 16 位可配置定时器、计数器和 PWM 模块 标准外设库 注： 1. 此特性仅在某些器件上提供。有关详细信息，请参见第 95 页的订购信息。 高级外设库 • 循环冗余校验 (Cyclic Redundancy Check, CRC) • 伪随机序列 (Pseudo Random Sequence, PRS) 发生器 • LIN 总线 2.0 • 正交解码器 模拟外设 (1.71V ≤ Vdda ≤ 5.5V) -40°C 至 +85°C 时内部电压参考为 1.024V±0.1% (14 ppm/°C) 具有 12 至 20 位分辨率的可配置 Delta-Sigma ADC • 采样率高达 192 ksps • 可编程增益级：x0.25 至 x16 • 12 位模式， 192 ksps， 70 dB SNR， 1 位 INL/DNL • 16 位模式， 48 ksps， 90 dB SNR， 1 位 INL/DNL 67 MHz 24 位定点数字滤波器模块 (DFB)，用于实现 FIR 和 IIR 滤波器 多达四个 8 位 8 Msps IDAC 或 1 Msps VDAC 四个响应时间为 75 ns 的电压比较器 多达四个驱动能力为 25 mA 的未赋定运算放大器 多达四个可配置的多功能模拟模块。配置示例包括 PGA、 TIA、混频器，以及采样和保持 (Sample and Hold) CapSense 支持 编程、调试和跟踪 JTAG（4 线）接口，串行线调试 (Serial Wire Debug, SWD) （2 线）接口，以及单线浏览器 (Single Wire Viewer, SWV) 接口 8 个地址断点和 1 个数据断点 4 KB 的指令跟踪缓冲区 支持通过 I2C、SPI、UART、USB 以及其他接口进行引导加 载程序编程 高精度、可编程时钟 涵盖整个温度和电压范围的 3 至 62 MHz 内部振荡器 4 至 33 MHz 晶振，能够实现晶振 PPM 精度 内部 PLL 能够生成高达 67 MHz 的时钟 32.768 kHz 监视晶振 频率为 1 kHz、 33 kHz 和 100 kHz 的低功耗内部振荡器 温度和封装 -40°C 至 +85°C 工业级温度 48 引脚 SSOP、48 引脚 QFN、68 引脚 QFN 以及 100 引脚 TQFP 封装可供选择 Cypress Semiconductor Corporation 文档编号： 001-63724 修订版 ** • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 修订时间： 8 20, 2010
    初步 PSoC®3： CY8C38 系列数据表 内容概述 1. 架构概述 ........................................................................... 3 2. 引脚分布图 ........................................................................ 5 3. 引脚说明 ......................................................................... 10 4. CPU ................................................................................ 11 4.1 8051 CPU .............................................................. 11 4.2 寻址模式 ................................................................ 11 4.3 指令集 .................................................................... 11 4.4 DMA 与 PHUB ....................................................... 15 4.5 中断控制器 ............................................................ 17 5. 存储器 ............................................................................. 18 5.1 静态 RAM .............................................................. 18 5.2 闪速程序存储器 ..................................................... 18 5.3 闪存安全性 ............................................................ 18 5.4 EEPROM ............................................................... 18 5.5 外部存储器接口 ..................................................... 18 5.6 存储器映射 ............................................................ 19 6. 系统集成 ......................................................................... 22 6.1 时钟系统 ................................................................ 22 6.2 供电系统 ................................................................ 25 6.3 复位 ....................................................................... 28 6.4 I/O 系统与路由 ....................................................... 29 7. 数字子系统 ...................................................................... 35 7.1 外设示例 ................................................................ 35 7.2 通用数字模块 ......................................................... 39 7.3 UDB 阵列说明 ....................................................... 42 7.4 DSI 路由接口说明 .................................................. 43 7.5 CAN ....................................................................... 44 7.6 USB ....................................................................... 46 7.7 定时器、计数器和 PWM ........................................ 47 7.8 I2C ......................................................................... 47 7.9 数字滤波器模块 ..................................................... 48 8. 模拟子系统 ...................................................................... 48 8.1 模拟路由 ................................................................ 49 8.2 Delta-Sigma ADC .................................................. 51 8.3 电压比较器 ............................................................ 52 8.4 运算放大器 .............................................................53 8.5 可编程 SC/CT 模块 .................................................53 8.6 LCD 直接驱动 .........................................................55 8.7 CapSense ...............................................................56 8.8 温度传感器 .............................................................56 8.9 DAC ........................................................................56 8.10 上变频 / 下变频混频器 ..........................................56 8.11 采样和保持 ...........................................................57 9. 编程、调试接口与资源 .....................................................57 9.1 JTAG57 接口 ..........................................................58 9.2 串行线调试接口 ......................................................58 9.3 调试功能 .................................................................58 9.4 跟踪功能 .................................................................58 9.5 单线浏览器接口 ......................................................58 9.6 编程功能 .................................................................58 9.7 器件安全性 .............................................................58 10. 开发支持 ........................................................................59 10.1 文档 ......................................................................59 10.2 在线支持 ...............................................................59 10.3 工具 ......................................................................59 11. 电气规范 ........................................................................60 11.1 绝对最大额定值 ....................................................60 11.2 器件级规范 ...........................................................61 11.3 电源调节器 ...........................................................64 11.4 输入和输出 ...........................................................66 11.5 模拟外设 ...............................................................70 11.6 数字外设 ...............................................................80 11.7 存储器 ...................................................................84 11.8 PSoC 系统资源 .....................................................90 11.9 时钟 ......................................................................92 12. 订购信息 ........................................................................95 12.1 部件编号约定 ........................................................97 13. 封装 ...............................................................................98 14. 修订记录 ......................................................................101 15. 销售、解决方案和法律信息 .........................................103 文档编号： 001-63724 修订版 ** 第 2 页，共 103 页
    初步 PSoC®3： CY8C38 系列数据表 1. 架构概述 CY8C38 系列的超低功耗闪速可编程片上系统 (PSoC®) 器件是可扩展 8 位 PSoC 3 和 32 位 PSoC®5 平台不可或缺的组成部分。 CY8C38 系列围绕 CPU 子系统提供了多个可配置的模拟、数字和互连电路模块。通过将 CPU 同高度灵活的模拟子系统、数字子系 统、路由及 I/O 相结合，可以在众多消费、工业和医学应用领域实现高度集成。 图 1-1. 简化的框图 Digital Interconnect Analog Interconnect 4- 33 MHz ( Optional) 32.768 KHz ( Optional) I s O P G I s O P G I s O P G s O S I o t 1 7 V 5 5 . . 1 SYSTEM WIDE RESOURCES Xtal Osc IMO l C o c k T r e e B D U r o f e l p m a x E e g a s U RTC Timer WDT and Wake ILO Clocking System Power Management System POR and LVD Sleep Power 1.8V LDO SMP Universal Digital Block Array (24 x UDB) Quadrature Decoder 16- Bit PRS DIGITAL SYSTEM CAN 2.0 I2C Master/ Slave FS USB 2.0 4 x Timer Counter PWM UDB UDB UDB UDB UDB UDB UDB UDB 8- Bit Timer UDB UDB UDB I2C Slave UDB UDB 8- Bit SPI UDB UDB UDB UART 16- Bit PWM UDB UDB r e c n e u q e S UDB 8- Bit Timer Logic UDB UDB UDB 12- Bit SPI UDB Logic UDB 12- Bit PWM SYSTEM BUS MEMORY SYSTEM CPU SYSTEM EEPROM SRAM 8051 or Cortex M3 CPU Interrupt Controller EMIF FLASH PHUB DMA LCD Direct Drive Digital Filter Block 4 x SC/ CT Blocks (TIA, PGA, Mixer etc) Temperature Sensor CapSense 4 x DAC ANALOG SYSTEM ADC 1 x Del Sig ADC Program & Debug Program Debug & Trace Boundary Scan + 4 x Opamp - 4 x CMP + - D+ D- I S O USB PHY G P O s I G P O s I G P O s I 3 per Opamp G P O s I 0. 5 to 5.5V ( Optional) 文档编号： 001-63724 修订版 ** 第 3 页，共 103 页
    初步 PSoC®3： CY8C38 系列数据表 图 1-1 显示了 CY8C38 系列的主要组件，其中包括： 8051 CPU 子系统 非易失性子系统 编程、调试和测试子系统 输入和输出 时钟 电源 数字子系统 模拟子系统 PSoC 具有独特的可配置性，其中有一半是由其数字子系统提供 的。数字子系统不仅能够通过数字系统互连 (Digital System Interconnect, DSI) 将来自任意外设的数字信号连接至任意引脚， 而且还能够通过小而快的低功耗通用数字模块 (Universal Digital Block, UDB) 实现功能灵活性。 PSoC Creator 提供了一个外设 库，其中包括经过测试并已映射至 UDB 阵列的标准预建数字外 设，如 UART、SPI、LIN、PRS、CRC、定时器、计数器、PWM、 AND、OR 等。此外，设计人员还可以通过图形设计输入的方式， 使用布尔基元轻松创建数字电路。每个 UDB 均包含可编程阵列 逻辑 (Programmable Array Logic, PAL)/ 可编程逻辑器件 (Programmable Logic Device, PLD) 功能，以及支持众多外设的 小型状态机引擎。 除了能够提高 UDB 阵列的灵活性之外， PSoC 还提供旨在实现 特定功能的可配置数字模块。对于 CY8C38 系列，这些模块包括 四个 16 位定时器、计数器和 PWM 模块； I2C 从器件、主控和 多主控；全速 USB ；以及 Full CAN 2.0b。 有关外设的详细信息，请参见本数据表第 35 页的 “ 外设示例 ” 一 节。有关 UDB、 DSI 及其他数字模块的信息，请参见本数据表 第 35 页的 “ 数字子系统 ” 一节。 PSoC 独特可配置性的另外一半则来自于其模拟子系统。所有模 拟性能都基于高度精确的绝对电压参考（在有效工作温度和电压 下误差小于 0.1%）。可配置模拟子系统包括： 模拟复用器 电压比较器 电压参考 模数转换器 (ADC) 数模转换器 (DAC) 数字滤波器模块 (DFB) 所有 GPIO 引脚都可以使用内部模拟总线将模拟信号输入和输出 器件。因此，器件可接多达 62 个离散模拟信号。模拟子系统的 核心是快速、精确，并具有以下特性的可配置 Delta-Sigma ADC： 偏移小于 100 µV 增益误差为 0.2% 积分非线性度 (Integral Non Linearity, INL) 小于 1 LSB 微分非线性度 (Differential Non Linearity, DNL) 小于 1 LSB 在 16 位模式下，信噪比 (SNR) 高于 90 dB (Delta-Sigma) 该转换器能够满足众多高精度模拟应用的需求，其中包括一些要 求最为严苛的传感器。 ADC 的输出均可以通过直接存储器访问模块 (Direct Memory Access, DMA) 输入到可编程 DFB 模块中，无需 CPU 干预。设 计人员可以对 DFB 进行相应配置，以执行 IIR 与 FIR 数字滤波 器功能以及多个用户定义的自定义功能。DFB 可以实现具有多达 64 个抽头的滤波器。它可以在一个时钟周期内执行一个 48 位乘 累加 (MAC) 运算。 四个高速电压或电流 DAC 支持 8 位输出信号，其更新速率高达 8 Msps。它们可以路由到任何 GPIO 引脚输入 / 输出。您可以使 用 UDB 阵列创建分辨率更高的电压 PWM DAC 输出。利用此方 法，可以在高达 48 kHz 的频率下创建高达 10 位的脉冲宽度调制 (PWM) DAC。每个 UDB 中的数字 DAC 都支持 PWM、 PRS 或 delta-sigma 算法，并且宽度可编程。 除了 ADC、 DAC 和 DFB 以外，模拟子系统还提供： 多个未赋定运算放大器 多个可配置的开关电容 / 连续时间 (Switched Capacitor/Continuous Time, SC/CT) 模块。这些模块支持： 互阻放大器 可编程增益放大器 混频器 其他类似模拟组件 有关详细信息，请参见本数据表第 48 页的 “ 模拟子系统 ” 一节。 PSoC 的 8051 CPU 子系统是围绕工作频率高达 67 MHz 的单周 期流水线 8051 8 位处理器构建的。CPU 子系统包括可编程的嵌 套矢量中断控制器、DMA 控制器和 RAM。PSoC 的嵌套矢量中 断控制器可让 CPU 绕过其他架构所需的跳转指令，直接前进到 中断服务例程的第一个地址，因此具有较低的延迟。DMA 控制器 使外设能够在没有 CPU 干预的情况下交换数据。这样一来， CPU 就能够以较慢的速度运行（降低功耗）或使用这些 CPU 周 期来提高固件算法的性能。单周期 8051 CPU 的运行速度比标准 8051 处理器快十倍。处理器速度本身是可以配置的，从而能够针 对特定应用调整有效功耗。 文档编号： 001-63724 修订版 ** 第 4 页，共 103 页
    初步 PSoC®3： CY8C38 系列数据表 PSoC 的非易失性子系统由闪存、按字节写入的 EEPROM 以及 非易失性配置选项构成，能够提供高达 64 KB 的片上闪存。CPU 可以对闪存的各个区块重新编程，以便使能引导加载程序。设计 人员可以针对可靠性较高的应用使能纠错码 (Error Correcting Code, ECC)。功能强大且非常灵活的保护模型能够保护用户的 敏感信息，并能够锁定选定的存储器模块，以便实现读写保护。 片上提供了高达 2 KB 的按字节写入的 EEPROM，用于存储应用 程序数据。此外，选定的配置选项 （如引导速度和引脚驱动模 式）存储在非易失性存储器中，以便在加电复位 (POR) 后立即激 活相关设置。 三种类型的 PSoC I/O 都非常灵活。所有 I/O 都具有多种可在 POR 时设置的驱动模式。PSoC 还通过 Vddio 引脚提供多达四个 I/O 电压域。每个 GPIO 都具有模拟 I/O、 LCD 驱动 [1]、 CapSense[4]、灵活的中断生成、斜率控制，以及数字 I/O 功能。 PSoC 上的 SIO 在用作输出时，允许独立于 Vddio 设置 Voh。 SIO 在输入模式下处于高阻抗状态。即使当器件未加电或引脚电 压高于供电电压时，亦是如此。这使得 SIO 非常适合在 I2C 总线 上使用，因为当该总线上的其他器件处于加电状态时， PSoC 可 能未加电。SIO 引脚还具有非常高的灌电流能力，适用于 LED 驱 动等应用。通过使用 SIO 的可编程输入阈值特性，可以将 SIO 用 作通用模拟电压比较器。此外，对于带全速 USB 的器件，还提 供了 USB 物理接口 (USBIO)。当不使用 USB 时，这些引脚还可 以用于实现有限的数字功能和进行器件编程。本数据表第 29 页 的 “I/O 系统与路由 ” 一节对 PSoC I/O 的所有特性进行了详细说 明。 PSoC 器件集成了非常灵活的内部时钟生成器，能够实现高度的 稳定性和精度。内部主振荡器 (Internal Main Oscillator, IMO) 是 系统的主时基，在 3 MHz 下的精度为 1%。IMO 的工作频率介于 3 MHz 至 62 MHz 之间。可以从主时钟频率生成多个时钟分频， 以满足应用需求。器件提供了一个 PLL，以便从 IMO、外部晶振 或外部参考时钟生成高达 67 MHz 的系统时钟频率。器件还包含 一个单独的超低功耗内部低速振荡器 (Internal Low Speed Oscillator, ILO)，以便供睡眠和看门狗定时器使用。此外，在实 时时钟 (Real Time Clock, RTC) 应用中，还支持使用 32.768 kHz 的外部监视晶振。时钟以及可编程时钟分频器具有高度的灵活 性，能够满足大多数时序要求。 CY8C38 系列能够在 1.71 至 5.5V 的电压范围内工作，可以采用 1.8 ± 5%、2.5V ±10%、3.3V ± 10% 或 5.0V ± 10% 等稳压电源， 或直接采用多种不同类型的电池。此外，该系列还提供了一个集 成的高效同步升压转换器，能够采用低至 0.5V 的供电电压为器 件供电。这样一来，便可以通过单个电池或太阳能电池为器件直 接供电。不仅如此，设计人员还可以使用升压转换器来生成器件 所需的其他电压，例如，驱动 LCD 显示屏所需的 3.3V 电压。升 压转换器的输出引脚是 Vboost，从而可以从 PSoC 为应用中的 其他器件供电。 PSoC 支持多种低功耗模式，其中包括 200 nA 休眠模式 （RAM 保留数据）和 1 µA 睡眠模式 （提供实时时钟 (RTC)）。在第二 种模式下，可选的 32.768 kHz 监视晶振会连续运行，以保持精 确的 RTC。 对所有主要功能模块（包括可编程数字和模拟外设）的供电可由 固件独立控制。因此，当某些外设未被使用时，可以采用低功耗 后台处理模式。这样一来，当 CPU 在 6 MHz 下运行时，器件总 电流仅为 1.2 mA，在 3 MHz 下则仅为 0.8 mA。 关于 PSoC 功耗模式的详细信息，请参见本数据表第 25 页的 “ 供电系统 ” 一节。 PSoC 采用 JTAG（4 线）接口或串行线调试 (Serial Wire Debug, SWD) （2 线）接口进行编程、调试和测试。单线浏览器 (Single Wire Viewer, SWV) 也可用于进行 “printf” 式调试。通过结合使用 SWD 和 SWV，设计人员只需三个引脚，即可实现完全调试接 口。借助这些标准接口，设计人员能够利用赛普拉斯公司或第三 方供货商提供的众多硬件解决方案对 PSoC 进行调试或编程。 PSoC 支持片上断点以及 4 KB 的指令和数据竞争存储器，以便 进行调试。有关编程、测试和调试接口的详细信息，请参见本数 据表第 57 页的 “ 编程、调试接口与资源 ” 一节。 2. 引脚分布图 在图 2-1 至图 2-4 中，用黑色线条标出了为特定引脚组供电的 Vddio 引脚。通过使用 Vddio 引脚，单个 PSoC 即可支持多个接 口电压电平，而无需片外电平转换器。每个 Vddio 都可以将高达 100 mA 的总电流灌入到关联的 I/O 引脚和运算放大器中。在 68 引脚器件和 100 引脚器件上，每组同 Vddio 关联的引脚都可以灌 入高达 100 mA 的电流。48 引脚器件可以为同 Vddio0 + Vddio2 关联的所有 I/O 引脚灌入高达 100 mA 的总电流，并为同 Vddio1 + Vddio3 关联的所有 I/O 引脚灌入高达 100 mA 的总电流。 文档编号： 001-63724 修订版 ** 第 5 页，共 103 页
    初步 PSoC®3： CY8C38 系列数据表 图 2-1. 48 引脚 SSOP 部件的引脚分布图 (SIO) P12[2] (SIO) P12[3] (OpAmp2out, GPIO) P0[0] (OpAmp0out, GPIO) P0[1] (OpAmp0+, GPIO) P0[2] (OpAmp0-/Extref0, GPIO) P0[3] Vddio0 (OpAmp2+, GPIO) P0[4] (OpAmp2-, GPIO) P0[5] (IDAC0, GPIO) P0[6] (IDAC2, GPIO) P0[7] Vccd Vssd Vddd (GPIO) P2[3] (GPIO) P2[4] Vddio2 (GPIO) P2[5] (GPIO) P2[6] (GPIO) P2[7] Vssb Ind Vboost Vbat 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 Lines show Vddio to I/O supply association SSOP 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 Vdda Vssa Vcca P15[3] (GPIO, kHz XTAL: Xi) P15[2] (GPIO, kHz XTAL: Xo) P12[1] (SIO, I2C1: SDA) P12[0] (SIO, I2C1: SCL) Vddio3 P15[1] (GPIO, MHz XTAL: Xi) P15[0] (GPIO, MHz XTAL: Xo) Vccd Vssd Vddd P15[7] (USBIO, D-, SWDCK) P15[6] (USBIO, D+, SWDIO) P1[7] (GPIO) P1[6] (GPIO) Vddio1 P1[5] (GPIO, nTRST) P1[4] (GPIO, TDI) P1[3] (GPIO, TDO, SWV) P1[2] (GPIO, configurable XRES) P1[1] (GPIO, TCK, SWDCK) P1[0] (GPIO, TMS, SWDIO) [2] [2] 图 2-2. 48 引脚 QFN 部件的引脚分布 [3] ) I O P G , 2 C A D I ( ] [ 7 0 P d c c V ) I O P G ( ] [ 4 2 P ) I O P G ( ] [ 3 2 P d d d V d s s V ) I O P G ( ] [ 5 2 P i 2 o d d V ) I O P G , - 2 p m A p O ( ] [ 5 0 P ) I O P G , 0 C A D I ( ] [ 6 0 P ) I O P G , + 2 p m A p O ( ] [ 4 0 P i 0 o d d V (GPIO) P2[6] (GPIO) P2[7] Vssb Ind Vb Vbat (GPIO, TMS, SWDIO) P1[0] (GPIO, TCK, SWDCK) P1[1] (GPIO, Configurable XRES) P1[2] (GPIO, TDO, SWV) P1[3] (GPIO, TDI) P1[4] (GPIO, nTRST) P1[5] 8 4 1 2 3 4 5 6 7 8 9 10 11 12 7 4 6 4 5 4 4 4 3 4 2 4 1 4 0 4 9 3 8 3 7 3 Lines show Vddio to I/O supply association QFN (Top View) 36 35 34 33 32 31 30 29 28 27 26 25 P0[3] (OpAmp0-/Extref0, GPIO) P0[2] (OpAmp0+, GPIO) P0[1] (OpAmp0out, GPIO) P0[0] (OpAmp2out, GPIO) P12[3] (SIO) P12[2] (SIO) Vdda Vssa Vcca P15[3] (GPIO, kHz XTAL: Xi) P15[2] (GPIO, kHz XTAL: Xo) P12[1] (SIO, I2C1: SDA) 3 1 4 1 5 1 6 1 7 1 8 1 9 1 0 2 1 2 2 2 3 2 4 2 i 1 o d d V ] 6 [ 1 P ) I O P G ( ] 7 [ 1 P ) I O P G ( ] 6 [ 5 1 P ) I O D W S , + D ] 7 [ 5 1 P ) K C D W S , - D , , I O B S U I O B S U ( ( d d d V d s s V d c c V ] 0 [ 5 1 P ) o X : L A T X z H M , I O P G ( ] 0 [ 2 1 P ) L C S : 1 C 2 I , O S I ( i 3 o d d V ] 1 [ 5 1 P ) i X : L A T X z H M , I O P G ( 文档编号： 001-63724 修订版 ** 第 6 页，共 103 页
    初步 PSoC®3： CY8C38 系列数据表 图 2-3. 68 引脚 QFN 部件的引脚分布图 [3] ) I O P G ( ] 5 [ 2 P i 2 o d d V ) ) I O P G I O P G ) ) I O P G I O P G ) I O P G ( ] 4 [ 2 P ( ] 3 [ 2 P ( ] 2 [ 2 P ( ] 1 [ 2 P ( ] 0 [ 2 P ) I O P G ) I O P G ( ] 5 [ 5 1 P ( ] 4 [ 5 1 P d d d V ) 2 C A D I , I O P G ) 0 C A D I , I O P G d s s V d c c V ( ] 7 [ 0 P ( ] 6 [ 0 P ) - 2 p m A p O ) + 2 p m A p O , , I O P G I O P G ( ] 5 [ 0 P ( ] 4 [ 0 P i 0 o d d V (GPIO) P2[6] (GPIO) P2[7] (I2C0: SCL, SIO) P12[4] (I2C0: SDA, SIO) P12[5] Vssb Ind Vboost Vbat Vssd XRES (TMS, SWDIO, GPIO) P1[0] (TCK, SWDCK, GPIO) P1[1] (configurable XRES, GPIO) P1[2] (TDO, SWV, GPIO) P1[3] (TDI, GPIO) P1[4] (nTRST, GPIO) P1[5] Vddio1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 8 6 7 6 6 6 5 6 4 6 3 6 2 6 1 6 0 6 9 5 8 5 7 5 6 5 5 5 4 5 3 5 2 5 Lines show Vddio to I/O supply association QFN (Top View) 8 1 9 1 0 2 1 2 2 2 3 2 4 2 5 2 6 2 7 2 8 2 9 2 0 3 1 3 2 3 3 3 4 3 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 P0[3] (GPIO, OpAmp0-/Extref0) P0[2] (GPIO, OpAmp0+) P0[1] (GPIO, OpAmp0out) P0[0] (GPIO, OpAmp2out) P12[3] (SIO) P12[2] (SIO) Vssd Vdda Vssa Vcca P15[3] (GPIO, kHz XTAL: Xi) P15[2] (GPIO, kHz XTAL: Xo) P12[1] (SIO, I2C1: SDA) P12[0] (SIO, 12C1: SCL) P3[7] (GPIO, OpAmp3out) P3[6] (GPIO, OpAmp1out) Vddio3 ] [ 6 1 P ) I O P G ( ] 7 [ 1 P ) I O P G ( ] ] 6 [ 2 1 P [ 7 2 1 P ) ) O S I O S I ( ( ] ] [ 6 5 1 P [ 7 5 1 P d d d V ) ) I O D W S , + D , I O B S U ( K C D W S , - D , I O B S U ( d s s V d c c V ] [ 0 5 1 P ) I O P G , o X : L A T X z H M ( ] 2 [ ] 2 [ ] ] [ 1 5 1 P [ 0 3 P ) ) I O P G I O P G , 1 C A D I ( , i X : L A T X z H M ( ] [ 5 3 P ) I O P G , + 1 p m A p O ( ] [ 3 3 P ) I O P G , + 3 p m A p O ( ] [ 4 3 P ) I O P G , - 1 p m A p O ( ] [ 1 3 P ) I O P G , 3 C A D I ( ] [ 2 3 P ) I O P G , 1 f e r t x E / - 3 p m A p O ( 注： 2. 在不带 USB 的器件上，引脚处于无连接 (No Connect, NC) 状态。 NC 表示引脚没有电气连接。该引脚可以悬空，也可以连接到供电电压或接地。 3. QFN 封装上的中心焊盘应连接到数字接地 (Vssd)，以获得最佳机械、热学和电气性能。如果未接地，则应处于电气悬空状态，而不能连接到任何其他信号。 文档编号： 001-63724 修订版 ** 第 7 页，共 103 页
    初步 PSoC®3： CY8C38 系列数据表 图 2-4. 100 引脚 TQFP 部件的引脚分布图 ) I O P G ) ) I O P G I O P G ) ) I O P G I O P G ( ] 4 [ 2 P ( ] ( ] 3 2 [ [ 2 P 2 P ( ] ( ] 1 0 [ [ 2 P 2 P ) I O P G ( ] 5 [ 5 1 P i 2 o d d V ) I O P G ( ] 4 [ 5 1 P ) ) I O P G I O P G ( ] ( ] 3 2 [ [ 6 P 6 P ) ) I O P G I O P G ( ] ( ] 1 0 [ [ 6 P 6 P d d d V d s s V ) ) I O P G I O P G ( ] ( ] 7 6 [ [ 4 P 4 P d c c V ) - 2 p m A p O ) + 2 p m A p O , , I O P G I O P G ( ] ( ] 5 4 [ [ 0 P 0 P ) 2 C A D ) 0 C A D I , I O P G I , I O P G ( ] 7 [ 0 P ( ] 6 [ 0 P ) ) ) ) I O P G I O P G I O P G I O P G ( ] ( ] ( ] ( ] 5 4 3 2 [ [ [ [ 4 P 4 P 4 P 4 P 0 0 1 9 9 8 9 7 9 6 9 5 9 4 9 3 9 2 9 1 9 0 9 9 8 8 8 7 8 6 8 5 8 4 8 3 8 2 8 1 8 0 8 9 7 8 7 7 7 6 7 (GPIO) P2[5] (GPIO) P2[6] (GPIO) P2[7] (I2C0: SCL, SIO) P12[4] (I2C0: SDA, SIO) P12[5] (GPIO) P6[4] (GPIO) P6[5] (GPIO) P6[6] (GPIO) P6[7] Vssb Ind Vboost Vbat Vssd XRES (GPIO) P5[0] (GPIO) P5[1] (GPIO) P5[2] (GPIO) P5[3] (TMS, SWDIO, GPIO) P1[0] (TCK, SWDCK, GPIO) P1[1] (configurable XRES, GPIO) P1[2] (TDO, SWV, GPIO) P1[3] (TDI, GPIO) P1[4] (nTRST, GPIO) P1[5] 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 Lines show Vddio to I/O supply association TQFP 5 3 6 3 7 3 8 3 9 3 0 4 1 4 2 4 7 2 8 2 9 2 0 3 1 3 2 3 3 3 4 3 3 4 4 4 5 4 6 4 7 4 8 4 6 2 9 4 0 5 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 Vddio0 P0[3] (GPIO, OpAmp0-/Extref0) P0[2] (GPIO, OpAmp0+) P0[1] (GPIO, OpAmp0out) P0[0] (GPIO, OpAmp2out) P4[1] (GPIO) P4[0] (GPIO) P12[3] (SIO) P12[2] (SIO) Vssd Vdda Vssa Vcca NC NC NC NC NC NC P15[3] (GPIO, kHz XTAL: Xi) P15[2] (GPIO, kHz XTAL: Xo) P12[1] (SIO, I2C1: SDA) P12[0] (SIO, I2C1: SCL) P3[7] (GPIO, OpAmp3out) P3[6] (GPIO, OpAmp1out) i 1 o d d V ] 6 [ 1 P ) I O P G ( ] ] 7 6 [ [ 1 P ) I O P G ( 2 1 P ) O S I ( ] ] 7 4 [ [ 2 1 P ) O S I ( 5 P ) I O P G ( ] 5 [ 5 P ) I O P G ( ] ] ] 6 7 6 [ [ [ 5 P 5 P ) ) I O P G I O P G ( ( 5 1 P ) I O D W S , + D , I O B S U ( ] 2 [ ] 2 [ d d d V ] 7 [ 5 1 P ) K C D W S , - D , I O B S U ( d s s V d c c V C N C N ] 0 [ 5 1 P ) I O P G , o X : L A T X z H M ( ] 1 [ 5 1 P ) I O P G , i X : L A T X z H M ( ] ] ] ] 0 1 2 3 [ [ [ [ 3 P 3 P 3 P 3 P ) ) ) ) I O P G I O P G I O P G I O P G , , , , 1 C A D 3 C A D I ( I ( + 3 p m A p O ( 1 f e r t x E / - 3 p m A p O ( ] 4 [ 3 P ) I O P G , - 1 p m A p O ( i 3 o d d V ] 5 [ 3 P ) I O P G , + 1 p m A p O ( 文档编号： 001-63724 修订版 ** 第 8 页，共 103 页
    分享到：
    赞 收藏

    相关推荐

    资料库

    开发技术

    共收录19306份资料，累计14个分类，关注成员有19位，主要包括：Actionscript,Javascript,PHP,VB,Perl,Delphi,Python,C#,C,Java,C++,Web开发,硬件开发,其它

    热门标签

    Actionscript Javascript PHP VB Perl Delphi Python C# C Java C++ Web开发 硬件开发 其它

    最新资料