PCIE体系结构导读.pdf-资料库

github_39664893-10753223-4744300845375585579.pdf-第1页.png

第1页 / 共455页

github_39664893-10753223-4744300845375585579.pdf-第2页.png

第2页 / 共455页

github_39664893-10753223-4744300845375585579.pdf-第3页.png

第3页 / 共455页

github_39664893-10753223-4744300845375585579.pdf-第4页.png

第4页 / 共455页

github_39664893-10753223-4744300845375585579.pdf-第5页.png

第5页 / 共455页

github_39664893-10753223-4744300845375585579.pdf-第6页.png

第6页 / 共455页

github_39664893-10753223-4744300845375585579.pdf-第7页.png

第7页 / 共455页

github_39664893-10753223-4744300845375585579.pdf-第8页.png

第8页 / 共455页

封面

书名

版权

前言

第Ⅰ篇 PCI体系结构概述

第1章 PCI总线的基本知识

1.1 PCI总线的组成结构

1.1.1 HOST主桥

1.1.2 PCI总线

1.1.3 PCI设备

1.1.4 HOST处理器

1.1.5 PCI总线的负载

1.2 PCI总线的信号定义

1.2.1地址和数据信号

1.2.2接口控制信号

1.2.3仲裁信号

1.2.4中断请求等其他信号

1.3 PCI总线的存储器读写总线事务

1.3.1 PCI总线事务的时序

1.3.2 Posted和Non-Posted传送方式

1.3.3 HOST处理器访问PCI设备

1.3.4 PCI设备读写主存储器

1.3.5 Delayed传送方式

1.4 PCI总线的中断机制

1.4.1中断信号与中断控制器的连接关系

1.4.2中断信号与PCI总线的连接关系

1.4.3中断请求的同步

1.5 PCI-X总线简介

1.5.1 Split总线事务

1.5.2总线传送协议

1.5.3基于数据块的突发传送

1.6小结

第2章 PCI总线的桥与配置

2.1存储器域与PCI总线域

2.1.1 CPU域、DRAM域与存储器域

2.1.2 PCI总线域

2.1.3处理器域

2.2 HOST主桥

2.2.1 PCI设备配置空间的访问机制

2.2.2存储器域地址空间到PCI总线域地址空间的转换

2.2.3 PCI总线域地址空间到存储器域地址空间的转换

2.2.4 x86处理器的HOST主桥

2.3 PCI桥与PCI设备的配置空间

2.3.1 PCI桥

2.3.2 PCI Agent设备的配置空间

2.3.3 PCI桥的配置空间

2.4 PCI总线的配置

2.4.1 Type 01h和Type 00h配置请求

2.4.2 PCI总线配置请求的转换原则

2.4.3 PCI总线树Bus号的初始化

2.4.4 PCI总线Device号的分配

2.5非透明PCI桥

2.5.1 Intel 21555中的配置寄存器

2.5.2通过非透明桥片进行数据传递

2.6小结

第3章 PCI总线的数据交换

3.1 PCI设备BAR空间的初始化

3.1.1存储器地址与PCI总线地址的转换

3.1.2 PCI设备BAR寄存器和PCI桥Base、 Limit寄存器的初始化

3.2 PCI设备的数据传递

3.2.1 PCI设备的正向译码与负向译码

3.2.2处理器到PCI设备的数据传送

3.2.3 PCI设备的DMA操作

3.2.4 PCI桥的Combining、 Merging和Collapsing

3.3与Cache相关的PCI总线事务

3.3.1 Cache一致性的基本概念

3.3.2 PCI设备对不可Cache的存储器空间进行DMA读写

3.3.3 PCI设备对可Cache的存储器空间进行DMA读写

3.3.4 PCI设备进行DMA写时发生Cache命中

3.3.5 DMA写时发生Cache命中的优化

3.4预读机制

3.4.1指令预读

3.4.2数据预读

3.4.3软件预读

3.4.4硬件预读

3.4.5 PCI总线的预读机制

3.5小结

第Ⅱ篇 PCI Express体系结构概述

第4章 PCIe总线概述

4.1 PCIe总线的基础知识

4.1.1端到端的数据传递

4.1.2 PCIe总线使用的信号

4.1.3 PCIe总线的层次结构

4.1.4 PCIe链路的扩展

4.1.5 PCIe设备的初始化

4.2 PCIe体系结构的组成部件

4.2.1基于PCIe架构的处理器系统

4.2.2 RC的组成结构

4.2.3 Switch

4.2.4 VC和端口仲裁

4.2.5 PCIe-to-PCI/PCI-X桥片

4.3 PCIe设备的扩展配置空间

4.3.1 Power Management Capability结构

4.3.2 PCI Express Capability结构

4.3.3 PCI Express Extended Capabilities结构

4.4小结

第5章 Montevina的MCH和ICH

5.1 PCI总线O的Device O设备

5.1.1 EPBAR寄存器

5.1.2 MCHBAR寄存器

5.1.3其他寄存器

5.2 Montevina平台的存储器空间的组成结构

5.2.1 Legacy地址空间

5.2.2 DRAM域

5.2.3存储器域

5.3存储器域的PCI总线地址空间

5.3.1 PCI设备使用的地址空间

5.3.2 PCIe总线的配置空间

5.4小结

第6章 PCIe总线的事务层

6.1 TLP的格式

6.1.1通用TLP头的Fmt字段和Type字段

6.1.2 TC字段

6.1.3 Attr字段

6.1.4通用TLP头中的其他字段

6.2 TLP的路由

6.2.1基于地址的路由

6.2.2基于ID的路由

6.2.3隐式路由

6.3存储器、I/O和配置读写请求TLP

6.3.1存储器读写请求TLP

6.3.2完成报文

6.3.3配置读写请求TLP

6.3.4消息请求报文

6.3.5 PCIe总线的原子操作

6.3.6 TLP Processing Hint

6.4 TLP中与数据负载相关的参数

6.4.1 Max＿Payload＿Size参数

6.4.2 Max＿Read＿Request＿Size参数

6.4.3 RCB参数

6.5小结

第7章 PCIe总线的数据链路层与物理层

7.1数据链路层的组成结构

7.1.1数据链路层的状态

7.1.2事务层如何处理DL Down和DL＿Up状态

7.1.3 DLLP的格式

7.2 ACK/NAK协议

7.2.1发送端如何使用ACK/NAK协议

7.2.2接收端如何使用ACK/NAK协议

7.2.3数据链路层发送报文的顺序

7.3物理层简介

7.3.1 PCIe链路的差分信号

7.3.2物理层的组成结构

7.3.3 8/10b编码与解码

7.4小结

第8章 PCIe总线的链路训练与电源管理

8.1 PCIe链路训练简介

8.1.1链路训练使用的字符序列

8.1.2 Electrical Idle状态

8.1.3 Receiver Detect识别逻辑

8.2 LTSSM状态机

8.2.1 Detect状态

8.2.2 Polling状态

8.2.3 Configuration状态

8.2.4 Recovery状态

8.2.5 LTSSM的其他状态

8.3 PCIe总线的ASPM

8.3.1与电源管理相关的链路状态

8.3.2 L0状态

8.3.3 L0s状态

8.3.4 L1状态

8.3.5 L2状态

8.4 PCI PM机制

8.4.1 PCIe设备的D-State

8.4.2 D-State的状态迁移

8.5小结

第9章流量控制

9.1流量控制的基本原理

9.1.1 Rate-Based流量控制

9.1.2 Credit-Based流量控制

9.2 Credit-Based机制使用的算法

9.2.1 N123算法和N123＋算法

9.2.2 N23算法

9.2.3流量控制机制的缓冲管理

9.3 PCIe总线的流量控制

9.3.1 PCIe总线流量控制的缓存管理

9.3.2 Current节点的Credit

9.3.3 VC的初始化

9.3.4 PCIe设备如何使用FCP

9.4小结

第10章 MSI和MSI-X中断机制

10.1 MSI/MSI-X Capability结构

10.1.1 MSI Capability结构

10.1.2 MSI-X Capability结构

10.2 PowerPC处理器如何处理MSI中断请求

10.2.1 MSI中断机制使用的寄存器

10.2.2系统软件如何初始化PCIe设备的MSI Capability结构

10.3 x86处理器如何处理MSI-X中断请求

10.3.1 Message Address字段和Message Data字段的格式

10.3.2 FSB Interrupt Message总线事务

10.4小结

第11章 PCI/PCIe总线的序

11.1生产／消费者模型

11.1.1生产／消费者的工作原理

11.1.2生产／消费者模型在PCI/PCIe总线中的实现

11.2 PCI总线的死锁

11.2.1缓冲管理引发的死锁

11.2.2数据传送序引发的死锁

11.3 PCI总线的序

11.3.1 PCI总线序的通用规则

11.3.2 Delayed总线事务的传送规则

11.3.3 PCI总线事务通过PCI桥的顺序

11.3.4 LOCK, Delayed和Posted总线事务间的关系

11.4 PCIe总线的序

11.4.1 TLP传送的序

11.4.2 ID-Base Ordering

11.4.3 MSI报文的序

11.5小结

第12章 PCIe总线的应用

12.1 Capric卡的工作原理

12.1.1 BAR空间

12.1.2 Capric卡的初始化

12.1.3 DMA写

12.1.4 DMA读

12.1.5中断请求

12.2 Capric卡的数据传递

12.2.1 DMA写使用的TLP

12.2.2 DMA读使用的TLP

12.2.3 Capric卡的中断请求

12.3基于PCIe总线的设备驱动

12.3.1 Capric卡驱动程序的加载与卸载

12.3.2 Capric卡的初始化与关闭

12.3.3 Capric卡的DMA读写操作

12.3.4 Capric卡的中断处理

12.3.5存储器地址到PCI总线地址的转换

12.3.6存储器与Cache的同步

12.4 Capric卡的延时与带宽

12.4.1 TLP的传送开销

12.4.2 PCIe设备的DMA读写延时

12.4.3 Capric卡的优化

12.5小结

第13章 PCIe总线与虚拟化技术

13.1 IOMMU

13.1.1 IOMMU的工作原理

13.1.2 IA处理器的VT-d

13.1.3 AMD处理器的IOMMU

13.2 ATS（Address Translation Services）

13.2.1 TLP的AT字段

13.2.2地址转换请求

13.2.3 Invalidate ATC

13.3 SR-IOV与MR-IOV

13.3.1 SR-IOV技术

13.3.2 MR-IOV技术

13.4小结

第Ⅲ篇 Linux与PCI总线

第14章 Linux PCI的初始化过程

14.1 Linux x86对PCI总线的初始化

14.1.1 pcibus＿ class ＿init与pci＿ driver＿init函数

14.1.2 pci＿ arch＿init函数

14.1.3 pci ＿slot ＿init和pci ＿subsys＿ init函数

14.1.4与PCI总线初始化相关的其他函数

14.2 x86处理器的ACPI

14.2.1 ACPI驱动程序与AML解释器

14.2.2 ACPI表

14.2.3 ACPI表的使用实例

14.3基于ACPI机制的Linux PCI的初始化

14.3.1基本的准备工作

14.3.2 Linux PCI初始化PCI总线号

14.3.3 Linux PCI检查PCI设备使用的BAR空间

14.3.4 Linux PCI分配PCI设备使用的BAR寄存器

14.4 Linux PowerPC如何初始化PCI总线树

14.5小结

第15章 Linux PCI的中断处理

15.1 PCI总线的中断路由

15.1.1 PCI设备如何获取irq号

15.1.2 PCI中断路由表

15.1.3 PCI插槽使用的irq号

15.2使用MSI/MSIX中断机制申请中断向量

15.2.1 Linux如何使能MSI中断机制

15.2.2 Linux如何使能MSI-X中断机制

15.3小结

参考文献

资料库

PCIE体系结构导读.pdf

相关推荐

开发技术

热门标签

最新资料