湖南大学数字设计实验题.doc

发布时间：2022-06-08 发布人：admin 分类：说明书资料大小：0.45M 资料格式：doc 举报版权申诉

ywl120463658-3938433-4744302543015317710.doc.pdf-第1页.png

第1页 / 共18页

ywl120463658-3938433-4744302543015317710.doc.pdf-第2页.png

第2页 / 共18页

ywl120463658-3938433-4744302543015317710.doc.pdf-第3页.png

第3页 / 共18页

ywl120463658-3938433-4744302543015317710.doc.pdf-第4页.png

第4页 / 共18页

ywl120463658-3938433-4744302543015317710.doc.pdf-第5页.png

第5页 / 共18页

ywl120463658-3938433-4744302543015317710.doc.pdf-第6页.png

第6页 / 共18页

ywl120463658-3938433-4744302543015317710.doc.pdf-第7页.png

第7页 / 共18页

ywl120463658-3938433-4744302543015317710.doc.pdf-第8页.png

第8页 / 共18页

实验一 Maxplus软件的基本操作

实验二译码器、编码器与多路复用器的设计与仿真

实验三加法器、比较器的设计与仿真

实验四触发器、计数器与序列检测器的设计与仿真

S0 / 0

S1 / 0

实验一 Maxplus 软件的基本操作一、实验内容 1．熟悉 Maxplus 软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计） 2．用逻辑图和 VHDL 语言设计一个异或门。 3．用逻辑图和 VHDL 语言设计三态门，三态门的使能端对低电平有效。二、电路要求 1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。 2．预习报告内容有：异或门和三态门的逻辑图；用 VHDL 语言编写异或门和三态门； 3．实验结束前，要填写实验卡，将异或门的仿真波形画在实验卡上。三、电路功能介绍 1、异或门（XOR）用途：异或门是一种用途广泛的门电路。典型应用是作为加法器的单元电路。逻辑图真值表 A 0 0 1 1 OUT 0 1 1 0 B 0 1 0 1 1

VHDL 程序数据流描述：波形图 2．三态门，又名三态缓冲器（Tri-State Buffer）用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。逻辑图真值表 EN 0 0 1 1 OUT Hi-Z Hi-Z 0 0 A 0 1 0 1 2

VHDL 程序行为描述：结构体描述： 3

波形图 4

实验二译码器、编码器与多路复用器的设计与仿真一、实验内容 1．参照芯片 74LS138 的电路结构，用 VHDL 语言设计 3-8 译码器； 2．参照芯片 74LS148 的电路结构，用 VHDL 语言设计 8-3 优先编码器。 3．参照芯片 74LS153 的电路结构，用 VHDL 语言设计四选一多路复用器。二、实验要求 1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。 2．预习报告内容有: 8-3 编码器、3-8 译码器、4 选 1 多路复用器的逻辑表达式；用 VHDL 语言设计 8-3 编码器、3-8 译码器、4 选 1 多路复用器。 3．实验结束前，要填写实验卡，将以上 3 种电路的仿真波形画在实验卡上。三、电路功能介绍 1．74148：8-3 优先编码器（8 to 3 Priority Encoder）用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的 ASCII 码。译码器与编码器的功能正好相反。逻辑框图逻辑功能表 5

INPUTS OUTPUTS EN 0N 1N 2N 3N 4N 5N 6N 7N A2 A1 A0 EO GS × × × 1 × 0 1 × 0 × 0 × 0 × 0 × 0 × 0 0 × × 0 0 0 1 × × × × × × × 0 1 × × × × × × 0 1 1 × × × × × 0 1 1 1 1 1 1 × × × × 0 1 1 1 1 1 × × 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 逻辑表达式和逻辑图：由你来完成。 2．74138：3-8 译码器（3 to 8 Demultiplexer），也叫 3-8 解码器用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。逻辑框图：用逻辑符号（Symbol）来解释该电路输入与输出信号之间的逻辑关系，既省事又直观。如下图所示。代码输入端使能输入端低电平有效解码信号输出端逻辑功能表：用真值表来定量描述该电路的逻辑功能。这个表是设计 3-8 译码器的关键；74138 的逻辑功能表如下： INPUT OUTPUT 6

Select C B A × × × × × × 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Enable 1 G1 ￣GHA ￣G2B × 1 × 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 0 × 0 0 0 0 0 0 0 0 ￣Y￣7 ￣Y￣6 ￣￣Y￣5 ￣￣Y￣4 ￣Y￣3 ￣Y￣2 ￣Y￣1 ￣Y￣0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 注：使能端 G1 是高电平有效；使能端 G2 是低电平有效，G2 = G2A AND G2B。 3．74153：4 选 1 多路复用器（4 to 1 Multiplexer），又叫 4 选 1 数据选择器用途：可以对多个输入信号进行选择。电视机里的频道转换开关就是一个多路开关。逻辑框图 7

逻辑功能表 Inputs Outputs Select B A X X 0 0 1 0 1 0 1 1 Strobe G 1 0 0 0 0 Y 0 C0 C1 C2 C3 逻辑图 8

分享到：

赞收藏

资料库

湖南大学数字设计实验题.doc

相关推荐

课程资源

热门标签

最新资料