DSP多路信号混频课程设计报告.doc-资料库

a4f6b614-7518-4490-8b1e-fbef49345938.doc.pdf-第1页.png

第1页 / 共16页

a4f6b614-7518-4490-8b1e-fbef49345938.doc.pdf-第2页.png

第2页 / 共16页

a4f6b614-7518-4490-8b1e-fbef49345938.doc.pdf-第3页.png

第3页 / 共16页

a4f6b614-7518-4490-8b1e-fbef49345938.doc.pdf-第4页.png

第4页 / 共16页

a4f6b614-7518-4490-8b1e-fbef49345938.doc.pdf-第5页.png

第5页 / 共16页

a4f6b614-7518-4490-8b1e-fbef49345938.doc.pdf-第6页.png

第6页 / 共16页

a4f6b614-7518-4490-8b1e-fbef49345938.doc.pdf-第7页.png

第7页 / 共16页

a4f6b614-7518-4490-8b1e-fbef49345938.doc.pdf-第8页.png

第8页 / 共16页

DSP 原理及应用课程设计任务书课题名称基于 DSP 的多路信号混频设计设计内容及要求设计工作量进度安排（1）课题内容：通过对 AD 采样值进行计算产生混频波形。A/D 转换的基本过程和程序处理过程;将接收到的两路 AD 采集信号进行相加，并对结果的幅度进行限制，从而产生混合后的输出波形。设计中采用了同相位混频方法，也可修改程序完成异相混频法。（2）要求：DSP 硬件设计与仿真；DSP 的 C 语言复杂程序设计；DSP 算法设计与系统方案设计；DSP 硬件测试与调试；提交一份完整的课程设计资料，包括设计原理、程序设计、程序分析、仿真分析、硬件测试、调试过程，参考文献、设计总结等。 1、DSP 硬件设计与仿真； 2、DSP 的 C 语言复杂程序设计； 3、DSP 硬件测试与调试； 4、提交一份完整的课程设计说明书，包括设计原理、程序设计、程序分析、仿真分析、调试过程，参考文献、设计总结等。起止日期（或时间量）设计内容（或预期目标）备注第一天第二天第三天第四天第五天课题介绍，答疑，收集材料设计方案论证程序设计程序调试、仿真系统测试并编写设计说明书教研室意见系（部）主管领导意见年月日年月日

目录一、系统设计方案............................................................................................................................................ 1 二、系统硬件结构与说明................................................................................................................................ 1 1、ADS7864 模数转换模块特性.............................................................................................................. 1 2、模数转换的程序控制..........................................................................................................................2 3、模数转换的程序控制..........................................................................................................................2 4、混频波形产生......................................................................................................................................3 5、源程序及注释......................................................................................................................................3 三、软件设计....................................................................................................................................................3 1、定时器中断..........................................................................................................................................3 2、ADS7864 模数转换............................................................................................................................. 4 3、系统程序框图......................................................................................................................................8 四、系统调试....................................................................................................................................................8 五、程序清单..................................................................................................................................................11 六、课程设计总结..........................................................................................................................................13 参考文献.......................................................................................................................................................... 14

一、系统设计方案本系统通过多路 AD 采集信号发生器的模拟信号，以 DSP 芯片 TMS320C5416 为主控芯片。在 DSP 内部将接收到的两路 AD 采集信号进行相加，并对结果的幅度进行限制，从而产生混合后的输出波形。实验中采用了同相位混频的方法。二、系统硬件结构与说明 1、ADS7864 模数转换模块特性 ADS7826 是双 12 位，500kHz 的模拟数字 CA/D）转换器，带有 6 条全差分输入通道，这些通道分为三对，用于进行高座同步信号采集。对采样与保持放大器的输入是全差分的并且保持差分状态直到 A/D 转换器的输入。这样在频率为 50kHz 时仍可提供 80dB 良好的共模抑制比，这在高噪声环境中是非常重要的。ADS7864 还带有并行接口和控制输入端，可以使软件过热最小。各通道的输出数据是一个 16 位字（地址与数据）。ADS7864 的封装形式是 TQFP-48，工作温度范围为一 40℃到+85℃。 ADS7864 含有两个可以同时工作的 12 位 A/D 转换器。其 3 个保持信号选择输入的多路开关并且启动 A/D 转换。这 3 个保持信号同时有效就可以同时保持 6 路输入信号，转换的数据分别存放在 6 个寄存器中。ADS7864 的每个读操作都输出 16 位信息 C12 位数据、3 位通道地址和一位有效数据）。地址/模式信号 CA0、A1、A2）选择数据从 ADS7864 读出的方式。这些地址/模式信号决定是选择单通道模式、循环模式 C 在所有通道之间循环）还是先入先出 CFIFO）模式，FIFO 模式依据保持信号的顺序来对数据进行排序。FIFO 模式允许单独的一个通道对同时使用 6 个寄存器，因此在 CH X0 的三个地址与 CH X1 的三个地址从器件读出之前，就己经可获得。图 2.1 ADS7826 基本工作图 1

引脚名称 1 +VA 说明模拟电源。通常为+5V。表 2-1 ADS7826 引脚说明引脚名称 25 HOLDC 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 AGND 模拟接地 DB15 DB14 DB13 DB12 DB11 数据有效输出端：“1”表示有效：“0”表示无效。通道地址输出脚C见“通道真值表”）通道地址输出脚C见“通道真值表”）通道地址输出脚C见“通道真值表”）数据位11一一最高有效位数据位10 数据位9 数据位8 数据位7 数据位6 数据位5 数据位4 数据位3 数据位2 数据位1 数据位0 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 BUSY 转换正在进行时为低电平。 DGND 数字接地 +VD CLOCK 必须加外部时钟到 CLOCK 输数字电源，+5V DC 入端。 RD 输入端。在与片选端连接时使能并行输出端。片选端 RD CS 2、模数转换的程序控制 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 HOLDB HOLDA BYTE A2 A1 A0 RESET REFOUT REFIN AGND +VA CH A1+ CH A1一 CH B1+ CH B1一 CH C1+ CH C1一 CH C0一 CH C0+ CH B0一 CH B0+ 说明将通道 C0 与 C1 置于保持模式。将通道 B0 与 B1 置于保持模式。将通道 A0 与 A1 置于保持模式。 2X8 输出量。有效高电平。地址/模式选择脚C见“地地址/模式选择脚C见“地地址/模式选择脚C见“地 A2 址/模式真值表”）。 A1 址/模式真值表”）。 A0 址/模式真值表”）。复位脚基准输出基准输入模拟接地模拟电源。通常为+5V。非反向输入通道A1 反向输入通道A1 非反向输入通道B1 反向输入通道B1 非反向输入通道C1 反向输入通道C1 反向输入通道C0 非反向输入通道C0 反向输入通道B0 非反向输入通道B0 CH A0一反向输入通道A0 CH A0+ 非反向输入通道A0 模数转换模块接到启动转换信号后，按照设置进行相应通道的数据采样转换。经过一个采样时间的延迟后，将采样结果放入 AD 数据寄存器中保存。等待下一个启动信号。 3、模数转换的程序控制模数转换相对于计算机来说是一个较为缓慢的过程。一般采用中断方式启动转换或保存结果，这样在 CPU 忙于其他工作时可以少占用处理时间。设计转换程序应首先考虑处理过程如何与模数转换的时间相匹配，根据实际需要选择适当的触发转换的手段，也要能及时地保存结果。由于 TMS320VC5416DSP 扩展的 A/D 转换精度是 12 位的，转换结果（16 位）的最高位（第 16 位）表示转换值是否有效（0 有效），第 15-13 位表示转换的通道号，低 12 位为转换数值，所以在保留时应注意取出结果的低 12 位，再根据高 4 位进行相应保存。 2

4、混频波形产生将接受到的两路 AD 采集信号进行相加，并对结果的幅度进行限制，从而产生混合后的输出波形。实验中采用了同相位混频方法，也可修改程序完成异相混频方法。 5、源程序及注释本实验程序在主循环中对 AD 进行连续采样，每次采样首先设置 AD 转换控制寄存器（ADCCTL），发送转换通道号和启动命令，然后循环等待转换结果，最后将结果保存。由于需要进行实时混频，所以交替转换通道 0 和通道 1（ICETKE=VC5416-EDU 实验箱上的 ADCIN2 和 ADCIN3）。三、软件设计 1、定时器中断 a、通用定时器介绍及其控制方法片内定时器是一个软件可编程定时器，可以用来产生周期的中断信号。定时器主要由 3 个寄存器所组成：定时器寄存器（TIM）、定时器周期寄存器（PRD）和定时器控制寄存器（TCR）。这 3 个寄存器都有映象寄存器，它们在数据存储器中的地址分别为 24H、25H 和 26H。TIM 是一个递减计数器；PRD 中存放计数值；TCR 中有定时器的控制位和状态位： 15—12 保留 11--10 soft free 9—6 PSC 定时器预定标计数器 5 4 TRB 定时器重新加载位，用来复位片内定时器 TSS 定时器停止状态位，用于停止或启动定时器 3—0 TDDR 定时器分频系数在正常工作情况下，当 TIM 减到 0 后，PRD 中的时间常数自动地加载到 TIM。复位后，定时器控制寄存器（TCR）的停止状态位 TSS=0，定时器启动工作，时钟信号 CLKOUT 加到预定标计数器 PSC。PSC 也是一个递减计数器，每当复位或其减到 0 后，自动地将定时器分频系数 TDDR 加载到 PSC。PSC 在 CLKOUT 作用下，作减 1 计数。当 PSC 减到 0，产生一个借位信号，令 TIM 作减 1 计数。TIM 减到 0 后，产生定时器中断信号 TINT，传送到 CPU 和定时器输出引脚 TOUT。定时器中断的周期为：CLKOUT×（TDDR+1）×（PRD+1）其中，CLKOUT 为时钟周期，TDDR 和 PRD 分别为定时器的分频系数和时间常数。 -对定时器初始化的步骤如下： ⑴先将 TCR 中的 TSS 位置 1，关闭定时器。 ⑵加载 PRD。 ⑶重新加载 TCR（使 TDDR 初始化；令 TSS 位=0，以接通 CLKOUT；TRB 位值 1，以使 TIM 减到 0 后重新加载定时器时间常数），启动定时器。 -对中断的处理： ⑴设置 INTM=1 ⑵将 IFR 中的 TINT 位置 1，清除尚未处理完的定时器中断。 3

⑶将 IMR 中的 TINT 位置 1，开放定时器中断。 ⑷将 ST1 中的 INTM 位清 0，开放所有可屏蔽中断。 b、TMS320VC5416 中断结构以下是 5416 的 IMR 和 IFR 寄存器的结构，其中包含了可响应的中断：图 3.1 INT0-3 为外部引脚产生的中断，TINT 为定时器中断，RINT0-2 和 XINT0-2 对应 McBSP 口的接收和发送中断，HINT 对应 HPI 接口中断，另外还有 DMA 中断。 c、中断响应过程外设事件要引起 CPU 中断，必须保证：IMR 相应位被使能（置 1），ST1 寄存器中的 INTM 使能（置 0）。当 CPU 响应中断时，PC 指针指向中断向量表中对应中断的地址，进入中断服务子程序。中断向量表是 DSP 存放中断服务程序的一段内存区域，大小为 80H。在中断向量表中，每一个中断占用 4 个字的空间，一般情况是将一条跳转或延时跳转指令存放于此。中断向量表的位置是可以改变的，修改 PMST 寄存器中的中断向量表基地址可以实现这一点。 2、ADS7864 模数转换 ADS7864 输出的 16 位输出字的结构如下： 1 位有效数据 3 位通道信息 12 位数据字图 3.2 ADS7864 输出的 16 位输出字的结构第 15 位表明 FIFO 为空 C 低）还是含有通道信息 C 高）。第 12 到 14 位含有 12 位数据字 C0 位到第 11 位）的通道信息。如果数据来自通道 A0，则第 14 到 12 位则为 000。通道位的格式见表 1C 通道真值表）。新数据总是写入下一个有效寄存器。在 t0C 见图 14）时，复位操作清除所有的现有数据。在 t1 时，通道 A0 和 A1 的新数据存入寄存器 0 和寄存器 1 中。在 t2 时，对通道 A0 数据的读操作完成。因此，该数据被转储，A1 通道的数据被移到寄存器 0。在 t3 时，出现新的数据，这次是从通道 B0 和 B1 输出的新数据。该数据写入接下来有效的寄存器 C 寄存器 1 和寄存器 2）。 t4 时，通道 C0 和 C1 的新数据置于顶部 C 寄存器 3 和寄存器 4）。 4

图3.3 转换开始图3.4 一个转换周期的时序图3.5 读数据操作时序 5

图3.6 在循环模式中读取数据图3.7 在循环模式中读取数据 6

资料库

DSP多路信号混频课程设计报告.doc

相关推荐

课程资源

热门标签

最新资料