logo资料库

计算机组成原理实验报告 数据通路实验.doc

第1页 / 共2页
第2页 / 共2页
资料共2页,全文预览结束
数据通路组成实验 一、实验目的 (1)将双端口通用寄存器组和双端口存储器模块联机; (2)进一步熟悉计算机的数据通路; (3)掌握数字逻辑电路中故障的一般规律,以及排除故障的一般原则和方法; (4)锻炼分析问题与解决问题的能力,在出现故障的情况下,独立分析故障现象,并排 除故障。 二、实验电路 图9.14示出了数据通路实验电路图,它是将前面进行的双端口存储器实验模块和一个双 端口通用寄存器组模块连接在一起形成的,存储器的指令端口不参与本次实验,通用寄存器 组连接运算器模块,本实验涉及其中的操作数寄存器DR2。 由于RAM是三态门输出,因而可以将RAM连接到数据总线BUS上。此外,BUS上还 连接着双端口通用寄存器组。这样,写入RAM的数据可由通用寄存器提供,而从RAM读 出的数据也可送到通用寄存器保存。 RAM和DR2在前面的实验中使用过。对于通用寄存器组RF,它由一个在系统可编程(In System Programable)芯片ispLSI 1016固化了通用寄存器组的功能而成,其功 能与双端口寄存器组MC14580相类似,内含四个8位的通用寄存器,带有一个输入端 口和两个输出端口,从而可以同时写入一路数据,读出两路数据。输入端口取名为WR端口, 连接一个8位的缓冲寄存器ER(已集成在ispLSI 1016芯片中),输出端口取名 为RS端口、RD端口,分别连接运算器模块的两个操作数寄存器DR1、DR2,其中, 连接DR1的RS端口还可通过一个8位的三态门RSO直接向BUS输出。
双端口通用寄存器组模块的控制信号中,RS1、RS0用于选择从RS端口读出的通用寄 存器,RD1、RD0用于选择从RD端口读出的通用寄存器,上述选择信号在T1脉冲的 上升沿到来时生效。而WR1、WR0则用于选择从WR端口写入的通用寄存器。WRD是 写入控制信号,WRD=1时,在T2上升沿的时刻,从ER写入数据;WRD=0时,E R中的数据不写入通用寄存器中。LDER信号控制ER从BUS写入数据,RS-BUS 信号则控制RS端口到BUS的输出三态门。以上控制信号各自连接一个二进制开关。 三、实验设备 (1)JYS-4计算机组成原理实验仪一台 (2)双踪示波器一台 (3)直流万用表一只 (4)逻辑测试笔一支 四、实验任务 (1)将实验电路与操作面板的有关信号进行线路连接,方法同前面的实验。 (2)用8位数据开关向RF中的四个通用寄存器分别置入以下数据(十六进制):R0=0 F,R1=F0,R2=55,R3=AA。 给R0置入0F的步骤是:先用8位数码开关将0F置入ER,并且选择WR1=WR0= 0,再将ER的数据置入RF。给其他通用寄存器置入数据的步骤与此类似。 (3)分别将R0至R3中的数据同时读入到DR2寄存器和BUS上,观察其数据是否存 入R0至R3中的数据,并记录数据。其中BUS上的数据可直接用指示灯显示,DR2中 的数据可用逻辑笔测试有关引脚。 (4)用8位数码开关向AR1送入一个地址0F,然后将R0中的0F写入RAM。用同 样的方法,依次将R1至R3中的数据写入RAM中的F0、55、AA单元。 (5)分别将RAM中AA单元的数据写入R0,55单元的数据写入R1,F0单元写入 R2,0F单元写入R3。然后将R3、R2、R1、R0中的数据读出到BUS上,通过 指示灯验证读出的数据是否正确,并记录数据。 (6)进行RF并行输入输出试验。 1.选择RS端口对应R0,RD端口对应R1,WR端口对应R2,并使WRD=1,观 察并行输入输出的结果。选择RS端口对应R2,验证刚才的写入是否生效。记录数据。 2.保持RS端口和WR端口同时对应R2,WRD=1,而ER中置入新的数据,观察并 行输入输出的结果,RS端口输出的是旧的还是新的数据? (7)在数据传送过程中,发现了什么故障?如何克服的? 五、实验要求 (1)做好实验预习和准备工作,掌握实验电路的数据通路特点和通用寄存器组的功能特性。 (2)写出实验报告,内容为 1.实验目的; 2.如碰到故障,记录故障现象,排除故障的分析思路,故障定位及故障的性质; 3.实验数据记录; 4.值得讨论的其他问题。
分享到:
收藏