十进制加减法器数字电路课程设计.doc

发布时间：2022-06-09 发布人：admin 分类：说明书资料大小：0.67M 资料格式：doc 举报版权申诉

huangyuanjun123-3321969-16359647955532482160.doc.pdf-第1页.png

第1页 / 共12页

huangyuanjun123-3321969-16359647955532482160.doc.pdf-第2页.png

第2页 / 共12页

huangyuanjun123-3321969-16359647955532482160.doc.pdf-第3页.png

第3页 / 共12页

huangyuanjun123-3321969-16359647955532482160.doc.pdf-第4页.png

第4页 / 共12页

huangyuanjun123-3321969-16359647955532482160.doc.pdf-第5页.png

第5页 / 共12页

huangyuanjun123-3321969-16359647955532482160.doc.pdf-第6页.png

第6页 / 共12页

huangyuanjun123-3321969-16359647955532482160.doc.pdf-第7页.png

第7页 / 共12页

huangyuanjun123-3321969-16359647955532482160.doc.pdf-第8页.png

第8页 / 共12页

A-B=A+B补-2n=A+B反+1-2n

(1)

74LS08引脚图

(1) 加法运算：

(2)减法运算

淮阴师范学院物理与电子电气工程学院技能训练报告学生姓名学号班级专业题目 09 级 11 班测控技术与仪器十进制加减法运算指导教师王留成潘建（职称） 2011 年 5 月

一、设计指标 1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点； 2、培养勤奋认真、分析故障和解决问题的能力。 1、0-9 十个字符和“+”“-”分别对应一个按键，用于数据输入。 2、用一个开关控制加减法器的开关状态。 3、要求在数码显示管上显示结果。二、设计方框图显示所置入的两个一位十进制数加法运算电路置数开关选择运算方式译码显示计算结果减法运算电路图 1 二进制加减运算原理框图分析：如图 1 所示，第一步置入两个四位二进制数（要求置入的数小于 1010），如（1001）2 和（0111） 2，同时在两个七段译码显示器上显示出对应的十进制数 9 和 7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。三、元器件介绍环境：利用多功能虚拟软件 Multism8 进行电路的制作、调试，并生成文件。器材：74LS283 或者 4008， 4 个异或门（一片 74LS86）（减法）；74LS08，3 输入或门（加法）四、设计原理 1、各功能模块电路的设计（用 Multisim 仿真） 1）:减法电路的实现：（1）：原理：如图 1 所示（如下），该电路功能为计算 A-B。若 n 位二进制原码为 N 原，则与它相对应的补码为 N 补=2n-N 原，补码与反码的关系式为 N 补=N 反+1， A-B=A+B 补-2n=A+B 反+1-2n (2)：因为 B○+ 1= B 非，B○+ 0=B，所以通过异或门 74LS86 对输入的数 B 求其反码，并将进位输入端接逻辑 1 以实现加 1，由此求得 B 的补码。加法器相加的结果为： TT 器 74LS283

A+B 反+1， (3)：由于 2n=24=(10000)2,相加结果与相 2n 减只能由加法器进位输出信号完成。当进位输出信号为 1 时，它与 2n 的差为 0；当进位输出信号为 0 时，它与 2n 差值为 1，同时还要发出借位信号。因为设计要求被减数大于或等于减数，所以所得的差值就是 A-B 差的原码，借位信号为 0。算电路图 1：减法运 2）：加法电路的实现如下：（1）加法原理: 1. 通过开关 S2——S9 接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器 U13 和 U15 分别显示所置入的两个数。数 A 直接置入四位超前进位加法器 74LS283 的 A4——A1 端，74LS283 的 B4——B1 端接四个 2 输入异或门。四个 2 输入异或门的一输入端同时接到开关 S1 上，另一输入端分别接开关 S6——S9，通过开关 S6——S9 控制数 B 的输入。 2. 当开关 S1 接低电平时，B 与 0 异或的结果为 B，通过加法器 74LS283 完成两个数 A 和 B 的相加。 3. 由于译码显示器只能显示 0——9，所以当 A+B>9 时不能显示，我们在此用另一片芯片 74LS283 完成二进制码与 8421BCD 码的转换，即 S>9（1001）时加上 6（0110），产生的进位信号送入译码器 U10 来显示结果的十位，U11 显示结果的个位 (2)加法电路的实现: 用两片 4 位全加器 74LS83 和门电路设计一位 8421BCD 码加法器 1. 由于一位 8421BCD 数 A 加一位数 B 有 0 到 18 这十九种结果。而且由于显示的关系 2. 当大于 9 的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：

CO S3 S2 S1 S0 8 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 4 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Y 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 数的大小 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 没有超过 9 需要转换无关项

由表我们可以算出 Y 的表达式: (1)由前 16 项有: Y= S3S2+ S3S1 (2)由后 10 项有: Y= CO=1 由（1）（2）有 Y=CO+S3S2+S3S1 由于用与非门比较方便所以我们选用了与非门电路有以下两种选择： (1) Y=C +S S +S S =C +S S +S S 4 2 4 2 4  C S S S S 4 2 4 3   4 Y=C +S S +S S =C +S S +S S 4 2 4 2 4 3 4 3 4 3 4 4 4 3 4 C S S S S 4 2 4 3   4  (2) 第一种方式简单,所以我选用了第一种方式得到了如下的理论图 :

图 3 加法运算电路（3）元器件选择：加法电路器件: 完成加法运算可用器件超前进位加法器 74LS283 或者 4008 来实现。如图 2 还需用到 2 输入与门 74LS08，3 输入或门。 VCC B2 A2 S2 B3 A3 S3 C3 VDDB3C3 S3 S2 S1 S0 C0-1 16 15 14 13 12 11 10 9 16 15 14 13 12 11 10 9 74LS283 4008 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 S1 B1 A1 S0 B0 A0 C0-1 GND TTL 加法器 74LS283 引脚图 A3 B2 A2 B1 A1 B0 A0 VSS CMOS 加法器 4008 引脚图图 4 图 5 3：译码显示电路的实现一个七段 LED 译码驱动器 74HC4511 和一个七段 LED 数码显示器组成。七段 LED 译码驱动器 74LS08 引脚图图 6

74HC4511 的功能表如下．在 74HC4511 中，经前面运算电路运算所得的结果输入 74HC4511 的 D3D2D1D0，再译码输出，最后在七段 LED 显示器中显示出来．表二：七段 LED 译码驱动器 74HC4511 功能表表三：七段 LED 译码驱动器 74HC4511 功能表续

图 7 译码显示电路 2、整体电路图（用 Multisim 仿真）

分享到：

赞收藏

资料库

十进制加减法器数字电路课程设计.doc

相关推荐

课程资源

热门标签

最新资料