logo资料库

基于VHDL的0.01s数字计时器—数字秒表设计.pdf

发布时间：2022-05-30 发布人：admin 分类：说明书 资料大小：1.56M 资料格式：pdf 举报 版权申诉
第1页 / 共76页
第2页 / 共76页
第3页 / 共76页
第4页 / 共76页
第5页 / 共76页
第6页 / 共76页
第7页 / 共76页
第8页 / 共76页
资料共76页，剩余部分请下载后查看
    第一章 引 言
    第2章 EDA设计方法及其应用
    第3章 设计思想与方案论证
    第4章 系统设计
    第5章 系统仿真
    第6章 下载实现
    第7章 展望与结论
    编号200602142006021421 南京航空航天大学金城学院 毕 业 设 计 题 目 基于 VHDL 实现计时控制器 学生姓名 韩佳伟 学 号 2006021421 系 部 信息工程系 专 业 信息工程 班 级 20070214 指导教师 夏永君 讲师 二〇一一年六月
    南京航空航天大学金城学院 本科毕业设计（论文）诚信承诺书 本人郑重声明：所呈交的毕业设计（论文）（题目： 基于VHDL 实现 1/100 秒计时控制器 ）是本人在导师的指导下独立进行研究 所取得的成果。尽本人所知，除了毕业设计（论文）中特别加以标注 引用的内容外，本毕业设计（论文）不包含任何其他个人或集体已经 发表或撰写的成果作品。 作者签名： 2011 年 6 月 10 日 （学号）：2006021421
    毕业设计（论文）报告纸 基于 VHDL 的数字计时器的设计 摘 要 当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。推 动该潮流迅速发展的决定性因素就是使用了现代化的 EDA 设计工具。本论文先确定了系统的 逻辑功能，建立算法流程，选择电路结构，然后确定并设计电路所需的数据处理以及控制模 块，在 Quartus II 上以超高速硬件描述语言 VHDL 为系统逻辑描述方法完成了数字计时器所 需的按键输入消抖模块，控制模块，分频模块，计数模块，存储器模块，显示译码模块的设 计与顶层设计和引脚分配，并讨论了 FPGA 设计中的常见的毛刺及其消除方法以及系统资源 优化，利用计算机的强大运算能力在 Quartus II 上对用 VHDL 建模的复杂数字逻辑进行编译， 自动综合地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿 真，生成符合要求且在电路结构上可以实现的数字逻辑网表（Netlist），根据网表和某种工艺 的器件自动生成具体电路，然后生成该工艺条件下这种具体电路的延时模型，并下载到 FPGA 板上实际验证，通过本设计对数字系统自动化的基本概念、基本原理、特性及实现方法都有 了较好的了解和理解，同时锻炼了计算机应用能力和 VHDL 语言的编程能力和 Quartus II 以 及 MaxplusII 的使用能力，本设计圆满完成了用 VHDL 语言设计 1/100 秒数字计时器并仿真 和实际下载到 ALTERA 公司的 Cyclone II 系列的 EP2C8Q208C 中实现。 关键词：电子设计自动化，现场可编程门阵列/复杂可编程逻辑器件，超高速集成电路硬件 描述语言，数字系统设计 i
    毕业设计（论文）报告纸 The design of digital timer based on VHDL Abstract The current design of electronic systems is developing to fast speed, large capacity, small size, light weight, Low power consumption. What decisively promote the rapid development of this trend is the use of modern EDA design tools. In this thesis, we firstly determine the system's logic functions, build the algorithm of system, and select the circuit, then Identify and design the data processing and control module circuit requires. Complete the key input debounce module, control module, frequency modules, counter modules, memory modules, display decoding module digital timer requires with VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)in Quartus II, and finish the design of top-level entity and Pin assignment. Discuss the reason of glitch and the elimination of glitch in FPGA. Using the very strong power of computer to compile the complex digital logic model modeling with VHDL in Quartus II, and automatically complete compile logic, logic simplification, logic partitioning, logic synthesis and logic optimization, logic board wiring, logic simulation, generate the digital logic netlist which meets the requirements and can be implemented on the circuit, automatically generate a specific circuit according to the netlist and the device. and then build this specific delay model circuit under these conditions,then download to the FPGA board and actually verify the design. Through this design, we have better knowledge and understanding for EDA's basic concepts, basic principles, characteristics and methods, also improve the ability of using computer and Quartus II and Maxplus II and VHDL programming ability. The design of digital timer based on VHDL is completed succussfully and has been simulated and downloaded to ALTERA's EP2C8Q208C and works Successfully. Key Words：EDA; FPGA/CPLD; VHDL; Digital System Design ii
    毕业设计（论文）报告纸 目 录 摘 要 ...................................................................... i Abstract ..................................................................... ii 第一章 引 言 ........................................................... - 1 - 1.1 EDA现状........................................................... - 1 - 1.2 硬件描述语言...................................................... - 2 - 1.2.1 VHDL语言 .................................................... - 2 - 1.2.2 Verilog HDL语言 ............................................. - 3 - 1.2.3 Verilog HDL与VHDL的比较 ..................................... - 3 - 1.2.4 VHDL和Quartus II在设计数字电路中的应用 ...................... - 4 - 1.2.5 用EDA方法设计数字系统的灵活性 ............................... - 4 - 1.3 设计指标.......................................................... - 4 - 1.4 本文工作.......................................................... - 5 - 第 2 章 EDA设计方法及其应用 ............................................... - 5 - 2.1 分析方法.......................................................... - 6 - 2.2 描述方法.......................................................... - 7 - 2.2.1 文本描述方法 ................................................ - 7 - 2.2.2 图形描述方式 ................................................ - 7 - 2.2.3 文本、图形混用方式 .......................................... - 8 - 2.3 实现方法.......................................................... - 8 - 2.3.1 硬件描述语言编程实现法 ...................................... - 8 - 2.3.2 原理图设计实现法 ............................................ - 8 - 2.3.3 参数可设置兆功能块实现法 .................................... - 8 - 2.3.4 软的或硬的IP实现法 .......................................... - 8 - 第 3 章 设计思想与方案论证 ............................................... - 9 - 3.1 设计思想.......................................................... - 9 - iii
    毕业设计（论文）报告纸 3.2 论证分析.......................................................... - 10 - 第 4 章 系统设计 ......................................................... - 10 - 4.1 系统的总体设计.................................................... - 10 - 4.1.1 顶层电路设计 ................................................ - 10 - 4.1.2 数字秒表的设计原理 .......................................... - 12 - 4.1.3 键输入消抖模块 .............................................. - 12 - 4.1.4 时钟分频电路模块 ............................................ - 14 - 4.1.5 控制电路模块 ................................................ - 15 - 4.1.6 计时电路模块 ................................................ - 17 - 4.1.7 模式选择模块 ................................................ - 20 - 4.1.8 存储器模块 .................................................. - 21 - 4.1.9 动态扫描译码显示模块 ........................................ - 22 - 4.2 系统毛刺的消除优化分析............................................ - 24 - 4.2.1 毛刺产生的原因 .............................................. - 25 - 4.2.2 消除毛刺的方法 .............................................. - 26 - 4.2.3 本设计的存在的毛刺以及其消除 ................................ - 27 - 第 5 章 系统仿真 .......................................................... - 32 - 5.1 Quartus II........................................................ - 32 - 5.2 可编程逻辑器件.................................................... - 33 - 5.3 系统仿真.......................................................... - 35 - 第 6 章 下载实现 .......................................................... - 38 - 6.1 引脚分配.......................................................... - 38 - 6.2 下载验证.......................................................... - 41 - 第 7 章 展望与结论 ........................................................ - 48 - 参 考 文 献 ............................................................. - 50 - 致 谢 ............................................................... - 51 - 附 录 ................................................................. - 52 - 附录 1：本设计各模块代码 ............................................. - 52 - iv
    毕业设计（论文）报告纸 第一章 引 言 随着人们生活水平的日益提高,社会体系的日益完善,人们对于各种应用器材的要求 也越来越高.秒表作为日常生活中,特别是体育运动中应用的特别广泛,所以精确且方便使 用的秒表就被越来越多的人所选择.本秒表计时器用于体育竞赛及各种要求有较精确时的 各领域，以往常利用中小规模集成电路实现，但一般体积大，使用携带不方便。利用 VHDL 在 FPGA 或 CPLD 上实现 1/100 秒计时控制器，能充分发挥 VHDL 与可编程器件灵活、 高效，集成度高的特点，基于 VHDL 实现 1/100 秒计时控制器具有重要的实际意义．此 计时器是用一块专用的芯片，用 VHDL 语言描述的。它具有开关、时钟和显示功能,其体 积小，携带方便。 1.1 EDA 现状 当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。 推动该潮流迅速发展的决定性因素就是使用了现代化的 EDA 设计工具。EDA 是电子设计 自动化(Electronic Design Automation)的缩写，是 90 年代初，从 CAD（计算机辅助没计）、 CAM（算机辅助制造）、CAT(计算机辅助测试)和 CAE(计算机辅助工程)的概念发展而来 的。EDA 技术就是以计算机为工具，在 EDA 软件平台上，对以硬件描述语言 HDL 为系 统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合 及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编 程下载等工作。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系 统硬件功能的描述，在 EDA 工具的帮助下就可以得到最后的设计结果。尽管目标系统是 硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。 EDA 技术中最为瞩目的功能，即最具现代电子设计技术特征的功能就是日益强大的 逻辑设计仿真测试技术。EDA 仿真测试技术只需通过计算机就能对所设计的电子系统从 各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，在完成实际系统的安 装后还能对系统上的目标器件进行所谓边界扫锚测试。这一切都极大地提高了大规模系 - 1 -
    毕业设计（论文）报告纸 统电子设计的自动化程度。 另一方面，高速发展的 CPLD/FPGA 器件又为 EDA 技术的不断进步奠定可坚实的物 质基础。CPLD/FPGA 器件更广泛的应用及厂商间的竞争，使得普通的设计人员获得廉价 的器件和 EDA 软件成为可能。 现代的 EDA 工具软件已突破了早期仅能进行 PCB 版图设计，或类似某些仅限于电 路功能模拟的、纯软件范围的局限，以最终实现可靠的硬件系统为目标，配备了系统设 计自动化的全部工具。如配置了各种常用的硬件描叙平台 VHDL、Verilog HDL、ABEL HDL 等；配置了多种能兼用和混合使用的逻辑描述输入工具，如硬件描述语言文本输入 法（其中包括布尔方程描述方式、原理图描述方式、状态图描述方式等）以及原理图输 入法、波形输入法等；同时还配置了高性能的逻辑综合、优化和仿真模拟工具。 1.2 硬件描述语言 硬件描述语言（Hardware Description Language ）是硬件设计人员和电子设计自动化 （EDA）工具之间的界面。其主要目的是用来编写设计文件，建立电子系统行为级的仿 真模型。即利用计算机的巨大能力对用Ｖerilog HDL 或 VHDL 建模的复杂数字逻辑进行 仿真，然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表 （Netlist），根据网表和某种工艺的器件自动生成具体电路， 然后生成该工艺条件下这 种具体电路的延时模型。仿真验证无误后，用于制造 ASIC 芯片或写入 CPLD 和 FPGA 器 件中。 随着 PC 平台上的 EDA 工具的发展，PC 平台上的 Verilog HDL 和 VHDL 仿真综合性 能已相当优越，这就为大规模普及这种新技术铺平了道路。目前国内只有少数重点设计 单位和高校有一些工作站平台上的 EDA 工具，而且大多数只是做一些线路图和版图级的 仿真与设计，只有个别单位展开了利用 Verilog HDL 和 VHDL 模型（包括可综合和不可 综合）的进行复杂的数字逻辑系统的设计。随着电子系统向集成化、大规模、高速度的 方向发展，HDL 语言将成为电子系统硬件设计人员必须掌握的语言。 1.2.1 VHDL 语言 VHDL(Very High Speed Integrated Circuit Hardw are Description Language，超高集成电 路硬件描叙语言)诞生于 1982 年，是由美国国防部开发的一种快速设计电路的工具，目前 - 2 -
    分享到：
    赞 收藏

    相关推荐

    资料库

    开发技术

    共收录19306份资料，累计14个分类，关注成员有19位，主要包括：Actionscript,Javascript,PHP,VB,Perl,Delphi,Python,C#,C,Java,C++,Web开发,硬件开发,其它

    热门标签

    Actionscript Javascript PHP VB Perl Delphi Python C# C Java C++ Web开发 硬件开发 其它

    最新资料