CY7C68013A datasheet 中文版.pdf

发布时间：2022-05-29 发布人：admin 分类：说明书资料大小：1.69M 资料格式：pdf 举报版权申诉

u013517094-9971397-4744300845391342634.pdf-第1页.png

第1页 / 共64页

u013517094-9971397-4744300845391342634.pdf-第2页.png

第2页 / 共64页

u013517094-9971397-4744300845391342634.pdf-第3页.png

第3页 / 共64页

u013517094-9971397-4744300845391342634.pdf-第4页.png

第4页 / 共64页

u013517094-9971397-4744300845391342634.pdf-第5页.png

第5页 / 共64页

u013517094-9971397-4744300845391342634.pdf-第6页.png

第6页 / 共64页

u013517094-9971397-4744300845391342634.pdf-第7页.png

第7页 / 共64页

u013517094-9971397-4744300845391342634.pdf-第8页.png

第8页 / 共64页

EZ-USB FX2LP™ USB 微控制器高速 USB 外设控制器

特性

特性（仅限 CY7C68013A/14A）

特性（仅限 CY7C68015A/16A）

逻辑框图

1. 应用

2. 功能概述

2.1 USB 信号速度

2.2 8051 微处理器

2.2.1 8051 时钟频率

2.0.1 特殊功能寄存器

2.1 I2C 总线

2.2 总线

2.3 USB 引导方法

2.4 ReNumeration

2.5 总线供电应用

2.6 中断系统

2.6.1 INT2 中断请求和使能寄存器

2.6.2 USB 中断自动矢量

2.6.3 FIFO/GPIF 中断 (INT4)

2.7 复位和唤醒

2.7.1 复位引脚

2.9.2 唤醒引脚

2.10 程序/数据 RAM

2.10.1 大小

2.10.2 内部代码存储器，EA = 0

2.10.3 外部代码存储器，EA = 1

2.11 寄存器地址

2.12 端点 RAM

2.12.1 大小

2.12.2 组织

2.12.3 设置数据缓冲区

2.12.4 端点配置（高速模式）

2.12.5 默认全速备用设置

2.12.6 默认全速备用设置

2.13 外部 FIFO 接口

2.13.1 架构

2.13.2 主控/从器件控制信号

2.13.3 GPIF 和 FIFO 时钟频率

2.14 GPIF

2.14.1 6 个控制输出信号

2.14.2 6 个就绪 IN 信号

2.14.3 9 个 GPIF 地址 OUT 信号

2.14.4 远程传输模式

2.15 ECC 生成[7]

2.15.1 GCC 实现

2.16 USB 上载和下载

2.17 自动指针访问

2.18 I2C 控制器

2.18.1 I2C 端口引脚

2.18.2 I2C 接口引导加载访问

2.18.3 I2C 接口通用访问

2.19 与上一代 EZ-USB FX2 兼容

2.20 CY7C68013A/14A 和 CY7C68015A/16A 的区别

3. 引脚分配

3.1 CY7C68013A/15A 引脚描述

4. 寄存器摘要

5. 绝对最大额定值

6. 运行条件

7. 热特性

8. 直流电特性

8.1 USB 收发器

9. 交流电气特性

9.1 USB 收发器

9.2 程序存储器读取

9.3 数据存储器读取

9.4 数据存储器写入

9.5 PORTC 探针特性时序

9.6 GPIF 同步信号

9.1 从器件 FIFO 同步读取

9.8 从器件 FIFO 异步读取

9.9 从器件 FIFO 同步写入

9.10 从器件 FIFO 异步写入

9.11 从器件 FIFO 同步数据包结束探针

9.12 从器件 FIFO 异步数据包结束探针

9.13 从器件 FIFO 输出使能

9.14 从器件 FIFO 标志/数据寻址

9.15 从器件 FIFO 同步地址

9.16 从器件 FIFO 异步地址

9.17 序列图

9.17.1 单独的和突发的同步读取示例

9.17.2 单个和突发的同步写入

9.17.3 单个或突发异步读取的序列包

9.17.4 单个或突发异步写入的序列图

10. 订购信息

订购代码定义

11. 封装图

12. PCB 布局建议

13. 四方扁平封装无引脚 (QFN) 封装设计说明

缩略语

文档规范

文档修订记录页

销售、解决方案和法律信息

全球销售和设计支持

产品

PSoC 解决方案

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A EZ-USB® FX2LP ™ USB 微控制器高速 USB 外设控制器 EZ-USB FX2LP ™ USB 微控制器高速 USB 外设控制器特性 ■ 已验证的 USB 2.0 USB IF 高速模式 (TID # 40460272) ■ 3.3 V 工作电压，5 V 容限输入 ■ 单一芯片集成式 USB 2.0 收发器、智能 SIE 和增强型 8051 ■ 矢量式 USB 中断和 GPIF/FIFO 中断微处理器 ■ 适用性、外观和功能与 FX2 兼容 ❐ 可兼容引脚 ❐ 可兼容对象代码 ❐ 可兼容功能（FX2LP 是超集） ■ 超低功耗： ICC 在任何模式下均不超过 85 mA ❐ 适用于总线和电池供电应用 ■ 软件： 8051 代码从以下部件中运行： ❐ 内部 RAM，8051 代码通过 USB 下载 ❐ 内部 RAM，从 EEPROM 加载 8051 代码 ❐ 外部存储器器件（128 引脚封装） ■ 16 KB 的片上代码 / 数据 RAM ■ 4 个可编程 BULK、INTERRUPT 和 ISOCHRONOUS 端点 ❐ 缓冲选项：双重、三重和四立体 ■ 其他可编程 (BULK/INTERRUPT) 64 字节端点 ■ 8 位或 16 位外部数据接口 ■ 智能媒体标准 ECC 生成 ■ GPIF （通用可编程接口） ❐ 直接连接到大多数并行接口 ❐ 可编程波形描述符和配置寄存器以用来定义波形 ❐ 支持多种就绪 (RDY) 输入和控制 (CTL) 输出 ■ 集成式工业级标准的增强型 8051 ❐ 48 MHz、24 MHz 或 12 MHz CPU 工作频率 ❐ 每个指令周期有 4 个时钟 ❐ 2 个 USART ❐ 3 个计数器 / 定时器 ❐ 扩展的中断系统 ❐ 2 个数据指针 ■ CONTROL 传输设置和数据部分的单独数据缓冲区 ■ 集成式 I2C 控制器，运行频率达 100 或 400 kHz ■ 4 个集成式 FIFO ❐ 集成式胶连逻辑和 FIFO 较低系统成本 ❐ 16 位总线自动切换 ❐ 主控或从器件操作 ❐ 使用外部时钟或异步探针 ❐ 易于连接到 ASIC 和 DSP IC 接口 ■ 可在商业级和工具级温度下使用（除 VFBGA 以外的所有封装）特性（仅限 CY7C68013A/14A） ■ CY7C68014A：适用于电池供电应用 ❐ 暂停电流： 100 μA （典型） ■ CY7C68013A：适用于非电池供电应用 ❐ 暂停电流： 300 μA （典型） ■ 适用于 5 个高达 40 GPIO 的无铅封装 ❐ 128 引脚 TQFP (40 GPIO)、100 引脚 TQFP (40 GPIO)、56 引脚 QFN (24 GPIO)、56 引脚 SSOP (24 GPIO) 和 56 引脚 VFBGA (24 GPIO) 特性（仅限 CY7C68015A/16A） ■ CY7C68016A：适用于电池供电应用 ❐ 暂停电流： 100 μA （典型） ■ CY7C68015A：适用于非电池供电应用 ❐ 暂停电流： 300 μA （典型） ■ 适用于无铅 56 引脚 QFN 封装 (26 GPIO) ■ 比 CY7C68013A/14A 多 2 个 GPIO Cypress Semiconductor Corporation Document #: 001-78668 Rev. ** • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Revised ： April 25, 2012

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A 逻辑框图 24 MHz 外部 XTAL 高性能微控制器使用标准工具（带有较低功耗选项） FX2LP ) 6 1 ( 址地 8051 内核 12/24/48 MHz， 4 个时钟 / 周期 16 KB 随机访问内存 /0.5 /1.0 /2.0 VCC x20 PLL 1.5k 全速连接 D+ D– USB 2.0 XCVR CY 智能 USB 1.1/2.0 引擎集成全速和高速 XCVR ) 8 ( 据数 ) 8 ( 线总据数 / ) 6 1 ( 址地 I2C 主控另外增加的 I/O (24) GPIF ADDR (9) RDY (6) CTL (6) ECC 丰富的 I/O 包括两个 USART 一般可编程 I/F 至 ASIC/DSP 或总线标准（如 ATAPI、EPP 等） 4 kB FIFO 8/16 高达 96 兆字节 / 秒突发速率增强型 USB 内核简化 8051 代码 “ 软配置 ” 易改变固件 FIFO 和端点存储器（主控或从器件操作）赛普拉斯 EZ-USB® FX2LP™ (CY7C68013A/14A) 是 EZ-USB FX2™ (CY7C68013) 低功耗版本，它是高度集成、低功耗 USB 2.0 的微控制器。通过在单个芯片上集成 USB 2.0 收发器、串行接口引擎 (SIE)、增强型 8051 微控制器和可编程外设接口，赛普拉斯已创建成本效益解决方案，具有迅速投放市场这一优势，低功耗可以实现总线供电应用。技术精湛的 FX2LP 架构提供每秒 53 兆字节以上的数据传输速率，支持最大为 USB 2.0 的带宽，而仍然使用低成本的 8051 型微控制器，其封装大小为 56 VFBGA (5 mm x 5 mm)。由于它采用了 USB 2.0 收发器，因此 FX2LP 更经济，体积小于 USB 2.0 SIE 或外部操作的收发器。通过 EZ-USB FX2LP，赛普拉斯智能 SIE (CSS) 可以处理大多数 USB 1.1 和 2.0 硬件协议，解除应用特定功能的嵌入式微控制器的限制，缩短开发时间以确保 USB 的兼容性。通用可编程接口 (GPIF) 和主控 / 从器件端点 FIFO（8 位或 16 位数据总线）提供简易的无缝接口，可以与其他通用接口连接，例如， ATA、UTOPIA、EPP、PCMCIA 和许多 DSP/ 处理器。 FX2LP 消耗的电流低于 FX2 (CY7C68013)，具有双倍片上代码 / 数据 RAM，在适用性、外观和功能上与 56、100 和 128 引脚 FX2 一致。该系列定义了 5 个封装： 56 VFBGA、56 SSOP、56 QFN、100 TQFP 和 128 TQFP。 Document #: 001-78668 Rev. ** page 2 of 64

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A 目录应用 .............................................. 4 功能概述.......................................... 4 USB 信号速度 ...................................4 8051 微处理器 ..................................4 I2C 总线 ........................................4 总线 ...........................................4 USB 引导方法 ...................................5 ReNumeration ...................................5 总线供电应用 ...................................5 中断系统 .......................................5 复位和唤醒 .....................................7 程序 / 数据 RAM .................................8 寄存器地址 ....................................10 端点 RAM ......................................11 外部 FIFO 接口 ................................12 GPIF ..........................................13 ECC 生成 [7] ........................................... 13 USB 上载和下载 ................................13 自动指针访问 ..................................13 I2C 控制器 ....................................14 与上一代 EZ-USB FX2 兼容 ......................14 CY7C68013A/14A 与 CY7C68015A/16A 的区别 14 引脚分配 ......................................... 15 CY7C68013A/15A 引脚描述 .......................22 寄存器摘要 ....................................... 30 绝对最大额定值 ................................... 37 工作条件 ......................................... 37 热特性 ........................................... 37 直流特性 ......................................... 38 USB 收发器 ....................................38 交流电气特性 ..................................... 39 USB 收发器 ....................................39 程序存储器读取 ................................39 数据存储器读取 ...............................40 数据存储器写入 ...............................41 PORTC 探针特性时序 ...........................42 GPIF 同步信号 ................................43 从器件 FIFO 同步读取 .........................44 从器件 FIFO 异步读取 .........................45 从器件 FIFO 同步写入 .........................46 从器件 FIFO 异步写入 .........................47 从器件 FIFO 同步数据包结束探针 ...............47 从器件 FIFO 异步数据包结束探针 ...............48 从器件 FIFO 输出使能 .........................49 从器件 FIFO 标志 / 数据地址 ...................49 从器件 FIFO 同步地址 .........................49 从器件 FIFO 异步地址 .........................50 序列图 .......................................50 订购信息 ......................................... 55 订购代码定义 .................................55 封装图........................................... 56 PCB 布局建议 .................................... 61 四方扁平封装无引脚器件 (QFN) 封装设计说明 ......................................... 62 缩略语 ........................................... 63 文档规范 ......................................... 63 测量单位 .....................................63 文档修订记录页 ................................... 64 销售、解决方案和法律信息 ......................... 64 全球销售和设计支持 ...........................64 产品 .........................................64 PSoC 解决方案 ...............................64 Document #: 001-78668 Rev. ** page 3 of 64

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A 钟。 8051 时钟频率默认值为 12 MHz。 8051 时钟频率可能由 8051 通过 CPUCS 寄存器完成动态更改。图 2-1. 晶振配置 C1 24 MHz C2 12 pf 12 pf 20 × PLL 12 pF 电容假设 4 层 FR4 PCA 每边 3 pF 走线电容 CLKOUT 引脚，三态，使用内部控制位反转，输入 50% 占空比 8051 时钟（选定的 8051 时钟频率）： 48 MHz、24 MHz 或 12 MHz。 USART FX2LP 包含两个标准的 8051 USART，通过特殊功能寄存器 (SFR) 位来寻址 USART 接口引脚可以用于单独的 I/O 引脚，但不是带有端口引脚的复用式接口。 UART0 和 UART1 使用内部时钟以 230 KBaud 的频率运行，波特率误差不超过 1%。由内部洐生的时钟源实现 230 KBaud 的运行频率，这一时钟源适时生成溢出脉冲。内部时钟根据 8051 时钟频率来调整频率（48 MHz、24 MHz 和 12 MHz），这样，它便始终以正确频率 230 KBaud 来运行。 [1] 2.0.1 特殊功能寄存器包含某些 8051 SFR 地址，以便快速访问关键的 FX2LP 功能。这些新增的 SFR 地址如第第 5 页的表 1 页的表所示。粗体字表示非标准的增强型 8051 寄存器。以 “0” 和 “8” 结尾的两行 SFR 包含位寻址寄存器。 4 个 I/O 端口 A-D 使用 SFR 地址，这是在端口 0-3 的标准 8051 中使用的地址，而尚未在 FX2LP 中实现。由于 SFR 寻址模式不但较快，而且更加有效，因此 FX2LP I/O 端口不在外部 RAM 空间（使用 MOVX 指令）中寻址。 2.1 I2C 总线 FX2LP 仅在 100/400 KHz 时才支持作为主控的 I2C 总线。 SCL 和 SDA 引脚具有开漏输出和迟滞输入。即使未连接 I2C 器件，这些信号也应必须上拉到 3.3V。 2.2 总线所有封装、8 位或 16 位双向数据总线、复用式 I/O 端口 B 和 D。128 引脚封装：添加 16 位仅输出 8051 地址总线、8 位双向数据总线。 1. 应用 ■ 便携式视频记录仪 ■ MPEG/TV 转换 ■ DSL 调制解调器 ■ ATA 接口 ■ 存储器读卡器 ■ 传统的转换器件 ■ 摄相机 ■ 扫描仪 ■ 无线局域网 ■ MP3 播放器 ■ 网络赛普拉斯网站 “ 参考设计 ” 这一节提供典型 USB 2.0 应用的其他工具。每种参考设计附带固件源和目标代码、原理图和文档。有关更多信息，请访问网站 www.cypress.com。 2. 功能概述 2.1 USB 信号速度 FX2LP 以两种速率（共 3 种）运行，在 USB 规范 2.0 版本（2000 年 4 月 27 日）中定义了这两种速率： ■ 全速，信号位速率为 12 Mbps ■ 高速，信号位速率为 480 Mbps FX2LP 不支持低速信号模式 1.5 Mbps。 2.2 8051 微处理器 FX2LP 系列内嵌式 8051 微处理器包含 256 字节的寄存器 RAM、扩展的中断系统、3 个定时器 / 计数器和 2 个 USART。 2.2.1 8051 时钟频率 FX2LP 具有片上振荡器电路，该电路使用 24 MHz (±100 ppm) 外部晶振，其特征如下： ■ 并联谐振 ■ 基本模式 ■ 500 μW 驱动电平 ■ 12 pF (5% 容差 ) 负载的电容按照收发器 /PHY 的要求，片上 PLL 成倍数增加 24 MHz 振荡器，最高达到 480 MHz，并且，内部计数器分频使用 8051 时注 1. 通过编程将 8051 SMOD0 或 SMOD1 位设为供 UART0、UART1 同时使用或分别使用的 “1” 位，则可能实现 115 KB 波特的操作。 Document #: 001-78668 Rev. ** page 4 of 64

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A 表 1. 特殊功能寄存器 x 0 1 2 3 4 5 6 7 8 9 A B C D E F 8x IOA SP DPL0 DPH0 DPL1 DPH1 PCON TCON TMOD TL0 TL1 TH0 TH1 DPS CKCON – 9x IOB EXIF MPAGE – – – – – SCON0 SBUF0 AUTOPTRH1 AUTOPTRL1 保留 AUTOPTRH2 AUTOPTRL2 保留 Ax IOC INT2CLR INT4CLR – – – – – IE – Bx IOD IOE OEA OEB OEC OED – IP – OEE EP2468STAT EP24FIFOFLGS EP68FIFOFLGS – – EP01STAT GPIFTRIG GPIFSGLDATH GPIFSGLDATLX AUTOPTRSET-UP GPIFSGLDATLNOX Cx SCON1 SBUF1 – – – – – – T2CON – RCAP2L RCAP2H TL2 TH2 – – Dx PSW – – – – – – – Ex ACC – – – – – – – Fx B – – – – – – – EICON EIE EIP – – – – – – – – – – – – – – – – – – – – – 2.3 USB 引导方法在加电顺序中，内部逻辑检查 EEPROM 连接的 I2C 端口，其首个字节为 0xC0 或 0xC2。若找到，则使用 EEPROM 中的 VID/PID/DID 值来替换内部存储值 (0xC0)，或使用引导方法加载 EEPROM 内容到 RAM (0xC2) 中。如果未检测到 EEPROM，则 FX2LP 使用内部存储的描述符进行枚举。 FX2LP ID 默认值为 VID/PID/DID （0x04B4、0x8613、0xAxxx，其中，xxx = 芯片修订版）。 [2] 表 2. FX2LP ID 默认值供货商 ID 产品 ID 器件释放默认 VID/PID/DID 0x04B4 赛普拉斯半导体 0x8613 0xAnnn 根据芯片修订版 EZ-USB FX2LP （nnn = 芯片修订版，其中，首个芯片 = 001） 2.4 ReNumeration 由于 FX2LP 为软配置，一个芯片具有多个不同 USB 器件的特征。第一次插入 USB 时，FX2LP 自动枚举并通过 USB 电缆下载固件和 USB 描述符表。第二次，FX2LP 再次枚举，这次作为下载信息定义的器件。这个专有的两步流程称作 ReNumeration™，在器件插入时即时发生，不提示初始下载步骤是否发生。 USBCS 中的两个控制位（USB 控制和状态）寄存器控制 ReNumeration 流程： DISCON 和 RENUM。要模拟 USB 断开，该固件将 DISCON 设置为 1。要重新连接，该固件将 DISCON 清除为 0。重新连接前，该固件设置或清除 RENUM 位以表示该固件或默认 USB 器件是否处理端点 0 上的器件请求：若 RENUM = 0，默认 USB 器件处理器件请求；若 RENUM = 1，固件处理该请求。 2.5 总线供电应用 FX2LP 可以按照 USB 2.0 规范的要求使用低于 100 mA 的电流进行枚举，从而全面支持总线供电设计。 2.6 中断系统 2.6.1 INT2 中断请求和使能寄存器 FX2LP 实现了 INT2 和 INT4 自动矢量特性。共有 27 个 INT2 (USB) 矢量和 14 个 INT4 (FIFO/GPIF) 矢量。更多信息，请参见《EZ-USB 技术参考手册》(TRM)。 2.6.2 USB 中断自动矢量 27 个中断源共同占用 USB 主中断。要保存代码和用来识别单个 USB 中断源所需的处理时间，FX2LP 提供第二级中断矢量，称为自动矢量化。激活 USB 中断时，FX2LP 将程序计数器推至堆栈，然后跳转到地址 0x0043 上，在此期望找到 “ 跳转 ” 至 USB 中断服务例程的指令。注 2. I2C 总线 SCL 和 SDA 引脚必须上拉，即使 EEPROM 未连接也如此。否则，这种检测方法不会正常工作。 Document #: 001-78668 Rev. ** page 5 of 64

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A FX2LP 跳转指令编码如下所示：表 3. INT2 USB 中断优先级 INT2VEC 值 Source （源）注 INT2 的 USB 中断表 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 00 04 08 0C 10 14 18 1C 20 24 28 2C 30 34 38 3C 40 44 48 4C 50 54 58 5C 60 64 68 6C 70 74 78 7C SUDAV SOF SUTOK SUSPEND USB 复位 HISPEED EP0ACK EP0-IN EP0-OUT EP1-IN EP1-OUT EP2 EP4 EP6 EP8 IBN EP0PING EP1PING EP2PING EP4PING EP6PING EP8PING ERRLIMIT – – – 设置数据可用启动帧（或微帧）已接收设置令牌 USB 暂停请求总线复位输入高速操作 FX2LP ACK’d 同步交换控制已保留 EP0-IN 准备加载数据 EP0-OUT 包含 USB 数据 EP1-IN 准备加载数据 EP1-OUT 包含 USB 数据 IN：缓冲区可用 OUT：缓冲区包含数据 IN：缓冲区可用 OUT：缓冲区包含数据 IN：缓冲区可用 OUT：缓冲区包含数据 IN：缓冲区可用 OUT：缓冲区包含数据 IN-Bulk-NAK （任何 IN 端点）已保留 EP0 OUT 已发送但已被拒绝 EP1 OUT 已发送但已被拒绝 EP2 OUT 已发送但已被拒绝 EP4 OUT 已发送但已被拒绝 EP6 OUT 已发送但已被拒绝 EP8 OUT 已发送但已被拒绝总线错误率超出程序设定的限制 – 已保留已保留 EP2ISOERR EP4ISOERR EP6ISOERR EP8ISOERR ISO EP2 OUT PID 序列错误 ISO EP4 OUT PID 序列错误 ISO EP6 OUT PID 序列错误 ISO EP8 OUT PID 序列错误如果启用自动矢量化（在 INTSET-UP 寄存器中 AV2EN = 1），FX2LP 替换 INT2VEC 字节。因此，如果在位置 0x0044 预加载跳转表地址的高字节（“ 页 ”），则在 0x0045 自动插入的 INT2VEC 字节将跳转表发送到本页中的正确地址（共有 27 个地址）。 2.6.3 FIFO/GPIF 中断 (INT4) 正如 27 个单独 USB 中断源共享一个 USB 中断一样，FIFO/GPIF 中断由 14 个单独的 FIFO/GPIF 中断源所共享。 FIFO/GPIF 中断类似于 USB 中断，可以应用自动矢量化。第 7 页的表 4 显示 14 个 FIFO/GPIF 中断源的优先级和 INT4VEC 值。 Document #: 001-78668 Rev. ** page 6 of 64

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A 表 4. 单个 FIFO/GPIF 中断源优先级 INT4VEC 值 Source （源）注 1 2 3 4 5 6 7 8 9 10 11 12 13 14 80 84 88 8C 90 94 98 9C A0 A4 A8 AC B0 B4 EP2PF EP4PF EP6PF EP8PF EP2EF EP4EF EP6EF EP8EF EP2FF EP4FF EP6FF EP8FF GPIFDONE GPIFWF 端点 2 可编程标志端点 4 可编程标志端点 6 可编程标志端点 8 可编程标志端点 2 空标志端点 4 空标志端点 6 空标志端点 8 空标志端点 2 满标志端点 4 满标志端点 6 满标志端点 8 满标志 GPIF 操作已完成 GPIF 波形如果启用自动矢量化（在 INTSET-UP 寄存器中 AV4EN = 1），FX 2LP 替换 INT4VEC 字节。因此，如果在位置 0x0054 预加载跳转表地址的高字节（“ 页 ”），则在 0x0055 自动插入的 INT4VEC 字节将跳转表发送到本页中的正确地址（共 14 个地址）。当触发 ISR 时，FX2LP 将程序计数器推至堆栈，然后跳转到地址 0x0053 上，在此希望找到 “ 跳转 ” 至 ISR 中断服务例程的指令。 2.7 复位和唤醒 2.7.1 复位引脚输入引脚 RESET# 在激活时复位 FX2LP。该引脚具有迟滞现象，低电平有效。当通过 CY7C680xxA 使用晶振时，复位周期必须使晶振和 PLL 保持稳定。当 VCC 达到 3.0V 后，此复位周期必须约为 5 ms。如果晶振输入引脚由时钟信号予以驱动，则在 VCC 达到 3.0V 后，内部 PLL 将在 200 μs 上保持稳定。[3] 第 8 页的图 2-2 显示复位条件上的功耗和工作期间所应用的复位。复位功耗定义如下：当电路正在消耗电量时所激活的时间复位。供电复位是指 FX2LP 加电，操作和激活 RESET# 引脚。赛普拉斯提供应用程序笔记，其中包含描述和建议加电复位实现方法。有关 FX2 产品系列复位实现方法的更多信息，请访问网站 http://www.cypress.com。注 3. 如果随 CY7C680xxA 一起同时为外部时钟供电，并且外部时钟具有稳定等待周期，则复位周期必须增加到 200 μs。 Document #: 001-78668 Rev. ** page 7 of 64

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A 图 2-2. 复位时序图 RESET# VCC 表 2-1. 复位时序值条件加电复位晶振加电复位外部时钟供电复位 2.9.2 唤醒引脚 RESET# VCC VIL 3.3 V 3.0 V 0V VIL 3.3 V 0V TRESET 加电复位 TRESET 供电复位 2.10 程序 / 数据 RAM TRESET 2.10.1 大小 5 ms 200 μs + 时钟稳定性时间 200 μs 8051 通过设置 PCON.0 = 1 将自身和其他芯片置于断电模式。这关闭了振荡器和 PLL。当通过外部逻辑激活 WAKEUP （唤醒）时，PLL 保持移动后，振荡器重新启动，然后 8051 收到唤醒中断。无论 FX2LP 是否与 USB 连接，这种情况均适用。 FX2LP 使用下列一种方法退出断电（USB 暂停）状态： ■ USB 总线活动（若 D+/D&tA; 线保持悬空，这些线上的噪声表示 FX2LP 活动已开始唤醒） ■ 外部逻辑激活 WAKEUP （唤醒）引脚 ■ 外部逻辑激活 PA3/WU2 引脚此外，第二个唤醒引脚 WU2 还配置为通用 I/O 引脚。这样便可以使用简单的外部 R-C 作为定期唤醒源。默认情况下，WAKEUP （唤醒）为有效的低电平。 FX2LP 包含 16 KB 的内部程序 / 数据 RAM，其中，PSEN#/RD# 信号是内部 ORed，该 ORed 使能 8051 将其作为程序和数据存储器进行访问。在此空间不显示 USB 控制寄存器。下图显示两个存储器映射：第 9 页的图 2-3 显示内部代码存储器，EA = 0 第 10 页的图 2-4 显示外部代码存储器，EA = 1。 2.10.2 内部代码存储器，EA = 0 此模式实现了内部 16 KB 的 RAM 模块（以 0 开头），作为组合代码和数据存储器。当增加外部 RAM 或 ROM 时，芯片内部存在的存储器空间将禁用外部读取和写入探针。这使用户能够连接 64 KB 的存储器，无需地址解码来清除内部存储器空间。只有内部 16 KB 和暂存器 0.5 KB 的 RAM 空间具有以下访问权限： ■ USB 下载 ■ USB 上载 ■ 设置数据指针 ■ I2C 接口引导加载。 2.10.3 外部代码存储器，EA = 1 底部 16 KB 程序存储器为外部存储器，因此底部 16 KB 的内部 RAM 仅作为数据存储器予以访问。 Document #: 001-78668 Rev. ** page 8 of 64

分享到：

赞收藏

资料库

CY7C68013A datasheet 中文版.pdf

相关推荐

开发技术

热门标签

最新资料