导言
目录
1 中央处理器(CPU)
1.1 简介
1.2 CPU寄存器
1.2.1 CPU寄存器描述
1.2.2 STM8 CPU寄存器映射
1.3 全局配置寄存器(CFG_GCR)
1.3.1 激活级别
1.3.2 禁用SWIM
1.3.3 全局配置寄存器(CFG_GCR)描述
1.3.4 全局配置寄存器映射及复位值
2 用于系统启动的只读存储器
3 存储器和寄存器映射
3.1 寄存器描述缩写
4 FLASH程序存储器和数据EEPROM
4.1 介绍
4.2 词汇表
4.3 FLASH主要特性
4.4 存储器组织结构
4.4.1 用户启动区域(UBC)
4.4.2 数据EEPROM(DATA)
4.4.3 主程序区
4.4.4 选项字节(Option byte)
4.5 存储器保护
4.5.1 读保护
4.5.2 存储器存取安全系统(MASS)
对主程序存储器的写操作
对DATA区域的写操作
4.5.3 对选项字节的写操作
4.6 存储器编程
4.7 读同时写 (RWW)
4.7.1 字节编程
自动快速字节编程
4.7.2 字编程
4.7.3 块编程
标准块编程
快速块编程
块擦除
4.7.4 选项字节(Option byte)编程
4.8 ICP和IAP
4.9 FLASH寄存器
4.9.1 FLASH控制寄存器1(FLASH_CR1)
4.9.2 FLASH控制寄存器2(FLASH_CR2)
4.9.3 FLASH互补控制寄存器2(FLASH_NCR2)
4.9.4 FLASH保护寄存器(FLASH_FPR)
4.9.5 FLASH保护寄存器(FLASH_NFPR)
4.9.6 FLASH程序存储器解保护寄存器(FLASH_PUKR)
4.9.7 DATA EEPROM解保护寄存器(FLASH_DUKR)
4.9.8 FLASH状态寄存器(FLASH_IAPSR)
4.9.9 FLASH寄存器映射和复位值
5 单线接口模块(SWIM)和调试模块(DM)
5.1 介绍
5.2 主要特性
5.3 SWIM模式
6 供电电源
7 复位(RST)
7.1 复位电路
7.2 内部复位源
7.2.1 上电复位(POR)和掉电复位(BOR)
7.2.2 看门狗复位
7.2.3 软件复位
7.2.4 SWIM复位
7.2.5 非法操作码复位
7.2.6 EMS复位
7.3 复位(RST)寄存器
7.3.1 复位状态寄存器(RST_SR)
7.4 复位寄存器地址映射
8 时钟控制
抗电磁干扰时钟配置寄存器
8.1 主时钟源
8.1.1 HSE
外部晶体/陶瓷谐振器(HSE晶体)
外部时钟源(HSE用户外部时钟)
8.1.2 HSI
备份时钟源
快速启动特性
校准
8.1.3 LSI
校准
8.2 主时钟切换
8.2.1 系统启动
8.2.2 主时钟切换的过程
自动切换
手动切换
8.3 低速时钟源的选择
8.4 CPU时钟分频器
8.5 外设时钟门控
8.6 时钟安全系统(CSS)
8.7 时钟输出功能(CCO)
8.8 时钟中断
8.9 时钟寄存器
8.9.1 内部时钟寄存器(CLK_ICKR)
8.9.2 外部时钟寄存器(CLK_ECKR)
8.9.3 主时钟状态寄存器(CLK_CMSR)
8.9.4 主时钟切换寄存器(CLK_SWR)
8.9.5 切换控制寄存器(CLK_SWCR)
8.9.6 时钟分频寄存器(CLK_CKDIVR)
8.9.7 外设时钟门控寄存器(CLK_PCKENR1)
8.9.8 外设时钟门控寄存器2(CLK_PCKENR2)
8.9.9 时钟安全系统寄存器(CLK_CSSR)
8.9.10 可配置时钟输出寄存器
8.9.11 CAN外部时钟控制寄存器(CLK_CANCCR)
8.9.12 HSI时钟修正寄存器(CLK_HSITRIMR)
8.9.13 SWIM时钟控制寄存器(CLK_SWIMCCR)
8.10 时钟寄存器地址映射
9 电源管理
9.1 常规考虑
9.2 低功耗的时钟管理
9.2.1 降低系统时钟
9.2.2 外设时钟门控
9.3 低功耗模式
9.3.1 等待(Wait)模式
9.3.2 停机(Halt)模式
快速时钟启动
9.3.3 活跃停机(Active Halt)模式
主电压调节器自动关闭
快速唤醒时钟
9.4 附加的模拟功耗控制
9.4.1 停机模式下的快速内存唤醒
9.4.2 活跃停机模式下的超低内存功耗
10 中断控制器(ITC)
10.1 简介
10.2 中断屏蔽和处理流程
10.2.1 处理等待(排队)的中断
10.2.2 中断源
10.3 中断和低功耗模式
10.4 活动等级/低功耗模式的控制
10.5 同时的和嵌套的中断管理
10.5.1 同时发生中断管理模式
10.5.2 嵌套中断管理模式
10.6 外部中断
10.7 中断指令
10.8 中断映射
10.9 ITC寄存器
10.9.1 CPU CC 寄存器中断位
10.9.2 软件优先级寄存器 x (ITC_SPRx)
10.9.3 外部中断控制寄存器 1 (EXTI_CR1)
10.9.4 外部中断控制寄存器 1 (EXTI_CR2)
10.9.5 寄存器表和复位值
11 通用输入输出口(GPIO)
11.1 简介
11.2 GPIO主要功能
11.3 I/O的配置和使用
11.3.1 输入模式
11.3.2 输出模式
11.4 复位后的默认配置
11.5 没有使用的引脚
11.6 低功耗模式
11.7 输入模式的详述
11.7.1 复用功能输入
11.7.2 中断功能
11.7.3 模拟通道
11.7.4 施密特触发器
11.8 输出模式详述
11.8.1 复用功能的输出
11.8.2 摆率控制
11.9 GPIO 寄存器
11.9.1 端口 x 输出数据寄存器 (Px_ODR)
11.9.2 端口 x 输入寄存器 (Px_IDR)
11.9.3 端口 x 数据方向 (Px_DDR)
11.9.4 端口 x 控制寄存器 1 (Px_CR1)
11.9.5 端口 x 控制寄存器 2 (Px_CR2)
11.9.6 GPIO 寄存器表和复位值
12 自动唤醒(AWU)
12.1 简介
12.2 AWU功能描述
12.2.1 AWU 操作
12.2.2 时基选择
12.2.3 LSI 低速内部时钟频率检测
12.3 AWU 寄存器
12.3.1 控制/状态寄存器 (AWU_CSR)
12.3.2 异步预分频寄存器 (AWU_APR)
12.3.3 时基选择寄存器 (AWU_TBR)
12.3.4 AWU 寄存器表和复位值
13 蜂鸣器(BEEP)
13.1 简介
13.2 功能描述
13.2.1 蜂鸣器操作
13.2.2 蜂鸣器校准
13.3 蜂鸣器 寄存器
13.3.1 蜂鸣器 控制/状态 寄存器 (BEEP_CSR)
13.3.2 BEEP寄存器表和复位值
14 独立看门狗(IWDG)
14.1 介绍
14.2 独立看门狗功能说明
硬件看门狗功能
超时周期
14.3 IWDG寄存器
14.3.1 键寄存器(IWDG_KR)
14.3.2 预分频寄存器(IWDG_PR)
14.3.3 重装载寄存器(IWDG_RLR)
14.3.4 IWDG寄存器映像和复位数值
15 窗口看门狗(WWDG)
15.1 介绍
15.2 WWDG主要功能
15.3 WWDG功能说明
15.4 在停止模式下使用WWDG
15.5 如何设置看门狗的超时
15.6 WWDG低功耗模式
15.7 硬件看门狗选项
15.8 在停止模式下使用WWDG
15.9 WWDG中断
15.10 WWDG寄存器
15.10.1 控制寄存器(WWDG_CR)
15.10.2 窗口寄存器(WWDG_WR)
15.11 窗口看门狗寄存器映像和复位数值
16 定时器概述
16.1 定时器功能比较
16.2 定时器信号术语表
16位高级控制定时器(TIM1)
17.1 简介
17.2 主要特性
17.3 时基单元
17.3.1 读写16位计数器
17.3.2 16位TIM1_ARR寄存器的写操作
17.3.3 预分频器
17.3.4 向上计数模式
17.3.5 向下计数模式
17.3.6 中央对齐模式(向上/向下计数)
17.3.7 重复计数器
17.4 时钟/触发控制器
17.4.1 预分频时钟(CK_PSC)
17.4.2 内部时钟源(fMASTER)
17.4.3 外部时钟源模式1
17.4.4 外部时钟源模式2
17.4.5 触发同步
标准触发模式
复位触发模式
门控触发模式
外部时钟模式2 + 触发模式
17.4.6 与TIM5/TIM6定时器的同步
使用一个定时器作为另一个定时器的预分频时钟
使用一个定时器使能另一个定时器
使用一个定时器启动另一个定时器
用外部信号同步的触发两个定时器
17.5 捕获/比较通道
17.5.1 16位TIM1_CCRi寄存器的写流程
17.5.2 输入模块
17.5.3 输入捕获模式
PWM输入信号测量
17.5.4 输出模块
17.5.5 强制输出模式
17.5.6 输出比较模式
17.5.7 PWM模式
PWM 边沿对齐模式
PWM 中央对齐模式
单脉冲模式
特殊情况:OCx快速使能
互补输出和死区插入
重定向OCiREF到OCi或OCiN
针对马达控制的六步PWM输出
17.5.8 使用刹车功能
17.5.9 在外部事件发生时清除OCREF信号
17.5.10 编码器接口模式
17.6 中断
17.7 TIM1寄存器描述
17.7.1 控制寄存器1(TIM1_CR1)
17.7.2 控制寄存器2(TIM1_CR2)
17.7.3 从模式控制寄存器(TIM1_SMCR)
17.7.4 外部触发寄存器(TIM1_ETR)
17.7.5 中断使能寄存器(TIM1_IER)
17.7.6 状态寄存器1 (TIM1_SR1)
17.7.7 状态寄存器2(TIM1_SR2)
17.7.8 事件产生寄存器(TIM1_EGR)
17.7.9 捕获/比较模式寄存器1(TIM1_CCMR1)
17.7.10 捕获/比较模式寄存器2(TIM1_CCMR2)
17.7.11 捕获/比较模式寄存器3(TIM1_CCMR3)
17.7.12 捕获/比较模式寄存器4(TIM1_CCMR4)
17.7.13 捕获/比较使能寄存器1(TIM1_CCER1)
17.7.14 捕获/比较使能寄存器2(TIM1_CCER2)
17.7.15 计数器高8位(TIM1_CNTRH)
17.7.16 计数器低8位(TIM1_CNTRL)
17.7.17 预分频器高8位(TIM1_PSCRH)
17.7.18 预分频器低8位(TIM1_PSCRL)
17.7.19 自动重装载寄存器高8位(TIM1_ARRH)
17.7.20 自动重装载寄存器低8位(TIM1_ARRL)
17.7.21 重复计数寄存器(TIM1_RCR)
17.7.22 捕获/比较寄存器1高8位(TIM1_CCR1H)
17.7.23 捕获/比较寄存器1低8位(TIM1_CCR1L)
17.7.24 捕获/比较寄存器2高8位(TIM1_CCR2H)
17.7.25 捕获/比较寄存器2低8位(TIM1_CCR2L)
17.7.26 捕获/比较寄存器3高8位(TIM1_CCR3H)
17.7.27 捕获/比较寄存器3低8位(TIM1_CCR3L)
17.7.28 捕获/比较寄存器4高8位(TIM1_CCR4H)
17.7.29 捕获/比较寄存器4低8位(TIM1_CCR4L)
17.7.30 刹车寄存器(TIM1_BKR)
17.7.31 死区寄存器(TIM1_DTR)
17.7.32 输出空闲状态寄存器(TIM1_OISR)
17.7.33 TIM1寄存器图
18 16位通用定时器(TIM2,TIM3,TIM5)
18.1 介绍
18.2 TIM2/TIM3的主要功能
18.3 TIM5主要功能
18.4 TIM2/TIM3/TIM5功能概述
18.4.1 时基单元
预分频器
计数器的操作
18.4.2 时钟/触发控制器
18.4.3 捕获/比较通道
输入部分
输出部分
18.5 中断
18.6 TIM2/TIM3/TIM5寄存器
18.6.1 控制寄存器1(TIMx_CR1)
18.6.2 控制寄存器2(TIM5_CR2)
18.6.3 触发从模式控制寄存器(TIM5_SMCR)
18.6.4 中断使能寄存器(TIMx_IER)
18.6.5 状态寄存器1(TIMx_SR1)
18.6.6 状态寄存器2(TIMx_SR2)
18.6.7 事件产生寄存器(TIMx_EGR)
18.6.8 捕获/比较模式寄存器1(TIMx_CCMR1)
18.6.9 捕获/比较模式寄存器2(TIMx_CCMR2)
18.6.10 捕获/比较模式寄存器3(TIMx_CCMR3)
18.6.11 捕获/比较使能寄存器1(TIMx_CCER1)
18.6.12 捕获/比较使能寄存器2(TIMx_CCER2)
18.6.13 计数器高位(TIMx_CNTRH)
18.6.14 计数器低位(TIMx_CNTRL)
18.6.15 预分频器(TIMx_PSCR)
18.6.16 自动装载寄存器高位(TIMx_ARRH)
18.6.17 自动装载寄存器低位(TIMx_ARRL)
18.6.18 捕获/比较寄存器1高位(TIMx_CCR1H)
18.6.19 捕获/比较寄存器1低位(TIMx_CCR1L)
18.6.20 捕获/比较寄存器2高位(TIMx_CCR2H)
18.6.21 捕获/比较寄存器2低位(TIMx_CCR2L)
18.6.22 捕获/比较寄存器3高位(TIMx_CCR3H)
18.6.23 捕获/比较寄存器3低位(TIMx_CCR3L)
18.6.24 TIM2/TIM3/TIM5寄存器图和复位值
19 8位基本定时器 (TIM4, TIM6)
19.1 简介
19.2 TIMER4的主要功能
19.3 TIMER6的主要功能
19.4 TIM4/TIM6中断
19.5 TIM4/TIM6时钟选择
19.6 TIM4/TIM6 寄存器
19.6.1 控制寄存器 1 (TIMx_CR1)
19.6.2 控制寄存器 2 (TIMx_CR2)
19.6.3 从模式控制寄存器 (TIMx_SMCR)
19.6.4 中断使能寄存器 (TIMx_IER)
19.6.5 状态寄存器 1 (TIMx_SR1)
19.6.6 事件产生寄存器(TIMx_EGR)
19.6.7 计数器 (TIMx_CNTR)
19.6.8 预分频寄存器 (TIMx_PSCR)
19.6.9 自动重装载寄存器(TIMx_ARR)
19.6.10 TIM4/TIM6 寄存器表和复位值
20 串行外设接口(SPI)
20.1 SPI简介
20.2 SPI主要特征
20.3 SPI功能描述
20.3.1 概述
从选择(NSS)脚管理
时钟信号的相位和极性
数据帧格式
20.3.2 SPI从模式
配置步骤
数据传输过程
20.3.3 SPI主模式
配置步骤
数据传输过程
20.3.4 单工通信
1条时钟线和1条双向数据线
1条时钟和1条数据线(双工或只接收方式)
只接收模式
20.3.5 状态标志
总线忙(Busy)标志
发送缓冲器空标志(TXE)
接收缓冲器非空(RXNE)
20.3.6 CRC计算
20.3.7 错误标志
主模式错误(MODF)
溢出错误
CRC 错误
20.3.8 关闭SPI
20.3.9 低功耗
使用SPI将设备从停机(Halt)模式唤醒
--全双工和只发模式的半双工
--只接收模式的半双工
20.3.10 SPI中断
20.4 SPI寄存器描述
20.4.1 SPI控制寄存器1(SPI_CR1)
20.4.2 SPI控制寄存器2(SPI_CR2)
20.4.3 SPI 中断控制寄存器(SPI_ICR)
20.4.4 SPI 状态寄存器(SPI_SR)
20.4.5 SPI 数据寄存器(SPI_DR)
20.4.6 SPI CRC多项式寄存器(SPI_CRCPR)
20.4.7 SPI Rx CRC寄存器(SPI_RXCRCR)
20.4.8 SPI Tx CRC寄存器(SPI_TXCRCR)
20.5 SPI 寄存器地址映象以及复位值
21 I2C接口
21.1 I2C简介
21.2 I2C主要特点
21.3 I2C简介
模式选择
通信过程
21.4 I2C功能描述
21.4.1 I2C从模式
从发送模式
从设备接收模式
关闭从模式通信
21.4.2 I2C主模式
起始条件
从地址的发送
主设备发送模式
关闭通信
主设备接收
关闭通信
21.4.3 出错状态
总线错误(BERR)
应答错误(AF)
仲裁失败(ARLO)
过载/欠载错误(OVR)
21.4.4 SDA/SCL线控制
21.5 低功耗模式
21.6 I2C中断请求
21.7 I2C寄存器描述
21.7.1 控制寄存器1(I2C_CR1)
21.7.2 控制寄存器2(I2C_CR2)
21.7.3 频率寄存器(I2C_FREQR)
21.7.4 自身地址寄存器LSB(I2C_OARL)
21.7.5 自身地址寄存器MSB(I2C_OARH)
21.7.6 数据寄存器(I2C_DR)
21.7.7 状态寄存器1(I2C_SR1)
21.7.8 状态寄存器2 (I2C_SR2)
21.7.9 状态寄存器3 (I2C_SR3)
21.7.10 中断寄存器 (I2C_ITR)
21.7.11 时钟控制寄存器低位部分(I2C_CCRL)
21.7.12 时钟控制寄存器高位部分(I2C_CCRH)
21.7.13 TRISE寄存器(I2C_TRISE)
21.7.14 I2C寄存器地址映射和复位值
22 通用异步收发器(UART)
22.1 UART介绍
22.2 UART主要特性
22.3 UART功能概述
22.3.1 UART 特性描述
22.3.2 发送器
字符发送
可配置的停止位
单字节通信
断开符号
空闲符号
22.3.3 接收器
字符接收
断开符号
空闲符号
过载错误
噪音错误
帧错误
接收期间的可配置的停止位
22.3.4 高精度波特率发生器
22.3.5 奇偶校验控制
22.3.6 多处理器通信
空闲总线检测(WAKE=0)
地址标记(address mark)检测(WAKE=1)
22.3.7 LIN(局域互联网)模式
22.3.8 UART 同步模式
22.3.9 单线半双工通信
22.3.10 智能卡
22.3.11 IrDA SIR ENDEC 功能块
IrDA低功耗模式
22.4 LIN模式功能描述
22.4.1 主模式
UART初始化
LIN报文头(header)的发送
LIN断开符和分界符侦测
响应发送(主设备是响应的发布方)
响应接收(主设备是响应的签署方)
响应忽略(从设备对从设备通讯)
22.4.2 自动重同步功能禁用的从模式
UART初始化
LIN报文头(header)的接收
响应发送(从设备是响应的发布方)
响应接收(从设备是响应的签署方)
响应忽略
LIN从模式奇偶校验
LIN报文头错误检测
LIN报文头超时错误
静默模式与错误
22.4.3 自动重同步使能的从模式
自动重同步
同步域的偏移错误
LIN报文头错误侦测
LIN报文头超时错误
同步后UART时钟的允许误差
未经同步UART时钟的允许误差
时钟偏移原因
LIN同步域测量引起的错误
波特率量化引起的错误
在最大波特率时时钟偏移的影响
22.4.4 LIN模式选择
22.5 低功耗模式
22.6 中断
22.7 UART寄存器描述
22.7.1 状态寄存器(UART_SR)
22.7.2 数据寄存器(UART_DR)
22.7.3 波特比率寄存器1(UART_BRR1)
22.7.4 波特比率寄存器2 (UART_BRR2)
22.7.5 控制寄存器1(UART_CR1)
22.7.6 控制寄存器2(UART_CR2)
22.7.7 控制寄存器3(UART_CR3)
22.7.8 控制寄存器4(UART_CR4)
22.7.9 控制寄存器5(UART_CR5)
22.7.10 控制寄存器6(UART_CR6)
22.7.11 保护时间寄存器(UART_GTR)
22.7.12 分频寄存器(UART_PSCR)
22.7.13 UART寄存器地址映射
23 控制器局域网(beCAN)
23.1 简介
23.2 主要特点
发送
接收
时间触发通信模式
管理
23.3 总体描述
23.3.1 CAN 2.0B (active)内核
23.3.2 控制、状态和配置寄存器
23.3.3 发送邮箱
23.3.4 接收过滤器
接收FIFO
23.4 工作模式
23.4.1 初始化模式
23.4.2 正常模式
23.4.3 睡眠模式(低功耗)
23.4.4 时间触发通讯模式
23.5 测试模式
23.5.1 静默模式
23.5.2 环回模式
23.5.3 环回静默模式
23.6 功能描述
23.6.1 发送处理
发送优先级
中止
禁止自动重传模式
23.6.2 接收处理
有效报文
FIFO管理
溢出
与接收相关的中断
23.6.3 标识符过滤
可变的位宽
屏蔽位模式
标识符列表模式
过滤器组位宽和模式的设置
过滤器匹配序号
过滤器优先级规则
23.6.4 报文存储
发送邮箱
接收邮箱
23.6.5 出错管理
离线恢复
23.6.6 位时序
23.7 中断
23.8 寄存器访问保护
23.9 时钟系统
23.10 beCAN低功耗模式
23.11 CAN 寄存器描述
23.11.1 CAN主控制寄存器 (CAN_MCR)
23.11.2 CAN主状态寄存器 (CAN_MSR)
23.11.3 CAN发送状态寄存器 (CAN_TSR)
23.11.4 CAN发送优先级寄存器 (CAN_TPR)
23.11.5 CAN接收FIFO 1寄存器(CAN_RFR)
23.11.6 CAN中断允许寄存器 (CAN_IER)
23.11.7 CAN诊断寄存器 (CAN_DGR)
23.11.8 CAN页面选择寄存器 (CAN_PSR)
23.11.9 CAN错误状态寄存器 (CAN_ESR)
23.11.10 CAN出错中断使能寄存器 (CAN_EIER)
23.11.11 CAN发送出错计数器寄存器 (CAN_TECR)
23.11.12 CAN接收出错计数器寄存器 (CAN_RECR)
23.11.13 CAN位时间特性寄存器 (CAN_BTR1)
23.11.14 CAN位时间特性寄存器 (CAN_BTR2)
23.11.15 邮箱寄存器
CAN报文控制/状态寄存器 (CAN_MCSR)
CAN邮箱过滤匹配索引寄存器 (CAN_MFMIR)
CAN邮箱标识符寄存器 1(CAN_MIDR1)
CAN邮箱标识符寄存器 2(CAN_MIDR2)
CAN邮箱标识符寄存器 3(CAN_MIDR3)
CAN邮箱标识符寄存器 4(CAN_MIDR4)
CAN邮箱数据长度控制寄存器 (CAN_MDLCR)
CAN邮箱数据寄存器 x(CAN_MDARx) (x=1..8)
CAN邮箱时间戳低位寄存器 (CAN_MTSRL)
CAN邮箱时间戳高位寄存器 (CAN_MTSRH)
23.11.16 CAN过滤器寄存器
CAN 过滤器主控寄存器 (CAN_FMR1)
CAN 过滤器模式寄存器 (CAN_FMR2)
CAN 过滤器设置寄存器 (CAN_FCR1)
CAN 过滤器设置寄存器 (CAN_FCR2)
CAN 过滤器设置寄存器 (CAN_FCR3)
CAN 过滤器组x寄存器 (CAN_FiRx) (i=0..5,x=1..8)
23.12 beCAN寄存器列表
23.12.1 CAN的页映射
24 模拟 / 数字转换器(ADC)
24.1 简介
24.2 主要功能
24.3 扩展(增强)功能
24.4 引脚描述
24.5 功能描述
24.5.1 ADC 开-关控制
24.5.2 ADC 时钟
24.5.3 通道选择
24.5.4 转换模式
单次模式
连续和带缓存的连续模式
单次扫描模式
连续扫描模式
24.5.5 溢出标志位
24.5.6 模拟看门狗
24.5.7 基于外部触发信号的转换
24.5.8 模拟放大
24.5.9 时序图
24.6 低功耗模式
24.7 中断
24.8 数据对齐
24.9 读取转换结果
24.10 施密特触发器禁止寄存器
24.11 寄存器描述
24.11.1 ADC高位数据缓存寄存器(ADC_DBxRH)(x=0..7 or 0..9)
24.11.2 ADC低位数据缓存寄存器(ADC_DBxRL)(x=0..7 or 0..9)
24.11.3 ADC控制/状态寄存器(ADC_CSR)
24.11.4 ADC 配置寄存器1 (ADC_CR1)
24.11.5 ADC 配置寄存器2 (ADC_CR2)
24.11.6 ADC配置寄存器3 (ADC_CR3)
24.11.7 ADC 数据高位寄存器(ADC_DRH)
24.11.8 ADC 数据低位寄存器(ADC_DRL)
24.11.9 ADC 施密特触发器禁止寄存器高位 (ADC_TDRH)
24.11.10 ADC 施密特触发器禁止寄存器低位 (ADC_TDRL)
24.11.11 ADC 上限门槛值高位寄存器(ADC_HTRH)
24.11.12 ADC 上限门槛值低位寄存器(ADC_HTRL)
24.11.13 ADC 下限门槛值高位寄存器(ADC_LTRH)
24.11.14 ADC 下限门槛值低位寄存器(ADC_LTRL)
24.11.15 ADC看门狗状态高位寄存器(ADC_AWSRH)
24.11.16 ADC看门狗状态低位寄存器(ADC_AWSRL)
24.11.17 ADC看门狗控制高位寄存器(ADC_AWCRH)
24.11.18 ADC看门狗控制低位寄存器(ADC_AWCRL)
24.12 ADC寄存器映像表和复位值