第 22卷 　第 12期 计 　算 　机 　仿 　真 2005年 12月 　　 文章编号 : 1006 - 9348 (2005) 12 - 0303 - 04 用 M ATLAB在 FPGA芯片中实现数字下变频设计 贾雪琴 ,李 强 ,王 旭 ,李景宏 (东北大学信息科学与工程学院 ,辽宁 沈阳 110004) 摘要 :数字下变频在接收系统的数字化和软件化过程中起到了至关重要的作用 。该文研究了高倍抽取的数字下变频设计 ,重 点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。采用最新的设计软件 Systemgenerator软件可以 方便地在 MATLAB中实现算法仿真并可生成 FPGA芯片的下载文件 ,简化了设计流程 ,降低了开发成本和周期 。提出了一种 基于计算机 ISA总线的系统验证方法。用 Systemgenerator设计和仿真基于 FPGA芯片的的硬件设计有效地验证了算法并降 低了试验成本 ,是一种好方法 。 关键词 :数字下变频 ;半带滤波器 ;级联积分梳状滤波器 ;现场可编程门阵列 中图分类号 : TN998　　文献标识码 : A Rea liza tion of D ig ita l D own Conversion in FPGA Ch ip by Using M ATLAB J IA Xue - q in, L IQ iang,WAN G Xu, L I J ing - hong (College of Info rm ation Science & Engineering, Northeastern U niversity, Shenyang L iaoning 110004, China) stage decimation algo rithm based on C IC filter and HB filter. ABSTRACT:D igital down conversion p lays a key role in the digitized and software - o riented p rocess of the receiver system. This paper studies the high decim ation ratio of digital down converter, and especially analyzes the multi - It w ill reduce the cost and the developm ent tim e by using the newest System generator which can sim ulate the design and download it to FPGA easily. A nd verifying the design w ith an ISA bus of computer w ill save lo ts of money, effectively. U singMATLAB design and sim ulation hardware p rojects based on FPGA is a good m ethod. KEYW O RD S:DDC; HB - filter; C IC - filter; FPGA 1　序言 现代数字信号处理中 ,为了满足系统的性能而使用可变 频率来实现数字信号处理的过程 ,称为多速率数字信号处理 (m ultirate digital signal p rocessing) , 而其中以数字下变频 (DDC) 技术应用最为广泛 。它将采样后的数据传输速率降 低到最小 ,使信号接收系统的数字化和软件化得以实现 。与 早期的由分立式器件组合而成的下变频器相比 ,目前市场上 出现了多种集成下变频器 (如 : AD6620, HSP50124b等 ) , 广 泛应用于无线电通讯和数据采集等领域 。 本文提出一种采用 FPGA 器件来实现数字下变频的方 案 。与集成器件相比 , FPGA芯片在速度和灵活性上都有很大 的提高 。并且 ,使用 FPGA器件实现的下变频器可以更加方便 的采用软件方法对射频链路上引入的干扰进行有效的补偿 , 同时也可将存储器 、控制器等外围器件集成到芯片内部 ,提 收稿日期 : 2004 - 09 - 16 高了整个系统的稳定性和集成度 。 本设计选用 X ilinx公司的 Spartan3 系列芯片为设计对 象 ,采用 X ilinx公司与 M athwork公司合作的 Systemgenerato r 软件进行设计与仿真 。该软件的使用 ,使得 X ilinx公司提供 的 IPcore和 M atlab中的 sim ulink工具得到完美结合 ,令计算 结果可以更加直观的表现出来 。并且 ,可以将设计模型直接 编译成可在 FPGA 器件中布局布线的网表文件 。成功地解决 了算法研究人员和硬件实现工程师之间的工作协调问题 ,使 得用户能够以最快的速度将他们的算法得到硬件实现 。 2　数字下变频原理与实现 如图 1所示 ,数字下变频器主要由数字混频器和数字滤 波器组两部分组成 。混频器部分由 DD S和两路乘法器组成 , 数字滤波器部分主要由级联积分梳状滤波器 (以下称 C IC滤 波器 ) ,半带滤波器 (以下称 HB 滤波器 ) 和后级 F IR 滤波器 组成的链路构成 。 2. 1　混频器 软件无线电系统接收到的数据是对自然信号调制产生 —303— © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net 

图 1　下变频器结构框图 的窄带信号 ,其解析表达式为 : z ( t) = A ( t) ·cos[ω0 t +θ( t) ] + jA ( t) ·sin[ω0 t +θ( t) ] ( 1) 将上述公式乘以 e- jω0 t, 将载频 ω0 下移 , 变成零载频 , 其 结果称为基带信号 (或称为零中频信号 ) 。则 : z0 ( t) = A ( t) ·[ co sθ( t) + j sinθ( t) ] = z0 i ( t) + jz0q ( t) ( 2) 式中 : 　　z0 i ( t) = A ( t) sinθ( t) ( t) = A ( t) cosθ( t) 　z0q ( 3) 分别称为基带信号的同相分量和正交分量 。基带信号为 解析信号的复包络 ,显然通过基带信号可以无误差的恢复初 始的窄带信号 。因此窄带信号既可以用它的解析信号 z ( t) 来 表示 ,也可以用它的基带信号 z0 ( t) 来表示 。而在基带对信号 进行处理 ,可以通过下变频技术将信号处理器的计算量显著 降低 。窄带信号相对带宽越窄 ,这种应用就越有效 。而混频器 的作用就是得到输入信号的基带信号 。 通过直接数字合成 (DD S) 技术 ,可以方便的获得频谱非 常纯的正弦和余弦信号 ,目前采用砷化镓实现的 DD S芯片可 以提供几百兆赫兹的输出频率 , 已经广泛应用于通信系统 中 。DD S技术已经相当成熟 , 芯片很容易获得 , 且如果在 FPGA器件中实现 DD S技术很难保证信号的频谱纯度 。因此 , 本设计中不涉及 DD S技术的 FPGA 实现 ,而是采用了集成 DD S芯片 AD9854来提供相应的功能 。 图 2　混频器模拟及其输入输出频谱 　　Spartan3系列 FPGA芯片 (尚未量产 ,可申请样片 ) 采用 90nm工艺制造 ,其内部集成的 18bits ×18bits乘法器可以工 作在近百兆的速率 。对于目前国内所能购买的 A /D转换器而 言 ,该性能已经大大超出系统的实际需要 。且使用数字乘法 器可以很好的避免模拟器件的功率消耗较大和相位不稳定 问题 ,同时由于每块芯片内部都集成大量的乘法器 (4 ～ 104 个不等 ,因芯片而异 ) ,从而为我们构筑多路接收系统提供了 更大的灵活性 。 图 2显示为混频器的仿真电路和计算结果 。该电路只构 造了混频器两路设计中的一路 ,并且采用直接输入正弦信号 的方法来模拟 DDS输入 。频谱图 (0 ～π) 中虚线部分显示为 原始输入信号的频谱 ,实线显示为进行混频之后的频谱 。 2. 2　数字滤波器组 高达数十兆甚至上百兆的计算速率对数字运算器提出 了更高的要求 ,而为了在混频之后得到期望的基频信号 ,需 要有相应的抽取滤波器进行操作 。由于涉及到大量的乘 、累 加运算 ,抽取滤波器必然将成为制约整个系统工作频率的瓶 颈 。 本设计采用由 C IC滤波器 、HB滤波器和 F IR滤波器组成 —403— 的滤波器组进行数字下变频的方法来解决这个问题 。采用多 级滤波器级联来实现抽取具有如下优点 : 1) 简化滤波器设计 ,允许每一级滤波器的过渡代比较 宽 ; 2) 可以显著的降低运算量 ; 3) 减少系统中的存储器的使用量 ; 积分梳状滤波器的冲击响应为 : h ( n) = 1, 0 ≤ n ≤ D - 1 0,其他 ( 4) 图 3　C IC滤波器频谱 图 3显示的是它的频谱图 ,这种设计的好处是显而易见 的 。由于 C IC滤波器的所有系数都是 1,因此这种滤波器实现 起来极其简单 ,它不需要任何乘法运算 ,不需要存储滤波器 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net 

系数 ,几乎不需要任何外部的复杂控制 ,只是通过简单的求 和即可完成滤波过程 。这种结构决定了使用 FPGA器件可以 很方便的实现它的设计 。根据它的幅度频谱计算公式 : | H ( ejω) | = | sin (ωD /2) sin (ωD /2) | = D · sin c (ωD /2) · sin c- 1 (ω/2) ( 5) 可得第一旁瓣的衰减大约为 - 13. 46dB。这与工程上通 常需要的 - 60dB相差较大 。通常采用多级级联的方案来解 决这个问题 。如果使用 Q 级的级联 C IC来实现的话 ,阻带衰 减将达到 Q ×( - 13. 46) dB。但是 ,并不是可以任意的增大 Q 的值 , Q值的增大同时也能引起通带波纹 (或称通带容限 ) 的 增大 ,从而影响滤波器性能 。另外 ,从式 (5) 中可以得到 Q 级 级联后的振幅将达到 DQ ,需要必要的运算对其进行修正 。由 于第一旁瓣较大 ,在抽样后引起频率混叠导致 C IC滤波器只 有当通带宽度远远小于采样频率的时候才有效 ,因此该滤波 器必须应用在下变频系统的最前级 。 图 4　C IC滤波器模型及其输入输出数据 　　图 4 ( a) 所示 C IC滤波器的设计模型 。其主体部分由一 个 4阶 、4倍抽取率的 C IC滤波器和一个移位寄存器组成 。其 中移位寄存器的作用是适当的衰减由于多级滤波器级联导 致的振幅增大问题 。图 4 ( b) 为设计模型的仿真结果 。其中波 形 1为输入信号 ,波形 2为输出信号 。因输入信号为标准正弦 波形 ,理想情况下带宽为 1。因此 , 4倍下变频反应到时域中 的效果为对输入信号进行 4倍的抽取 。 半带滤波器 (Half - band filter) 特 别 适 合于实现 2的幂次方倍 的抽 取 , 且 计 算 效 率 高 , 实时性强 。其频谱 图如图 5所示 。 半带 滤 波 器 具 有 如下特性 : 图 5　半带滤波器频谱 ) = 1 - H ( ej(π-ω) ) H ( ejω H ( ejπ/2 ) = 1 /2 H ( n) = 1 ( n = 0) ; 0 ( n = ±2, ±4, ±6, …) ; 滤波系数 ( n = ±1, ±3, ±5…) ( 6) 也就是说半带滤波器的好处是近乎半数的滤波器系数精确 等于零 ,因此实现这种滤波器时 ,比对称 F IR 设计时的计算 量少一半 ,而比任意系数 F IR设计所需要的乘法次数少四分 之三 。 但是 ,级联 HB滤波器只适用于抽样率为 2的指数的变 化 ,因此系统的最后一级需要一个整形 F IR滤波器来实现精 确的滤波 。本设计采用分布式算法 (D istributed A rithm etic) 来实现 F IR滤波器的设计 ,分布式算法是一种典型的用资源 换效率的方法 ,使用类似查找表的方法来进行设计 。其计算 速率只取决于计算数据的精度 ,与滤波器长度无关 。当然 ,滤 波器的长度越长将消耗越多的逻辑资源 。以上性能决定了它 图 6　分布式 F IR滤波器 —503— © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net 

尤其适合于在 FPGA 器件中进行实现 。图 6 ( a) 为其设计模 型 ,图中可以看出输入信号为 5个正弦波的叠加 ,频率分别 为 100kHz, 1500kHz, 2000kHz, 2500kHz和 3000kHz。经过截 止频率为 1500kHz的低通滤波器后频谱如图 6 ( b) 所示 ,可 以看到处 100kHz的频率分量以外 ,其它频率分量得到不同 程度的衰减 。 3　试验测试 本设 计 采 用 X ilinx 公 司 的 Spartan3 系 列 XC3S200 - 6PQ208C芯片作为下载芯片 ,为了在有限的试验条件下最大 限度的检测系统的功能 ,将数字波形发生器也集成在该芯片 中 。该波形发生器可以直接产生下变频器能够处理的数字信 号 。图 7显示的为该信号的时域波形 (频率 60MHz) ,其频谱 如图 2 ( b) 所示 。该信号经下变频器处理 (30倍下变频 ) 后 , 经计算机 ISA总线直接进入进算计进行操作 。图 8显示为接 收到的信号的正交分量导入 M atlab后得到的时域波形和频 谱图 (0 ～ 2π) 。可见 ,经过下变频处理后 ,频谱宽度得到了有 效的减小 ,但是频谱的形状并没有改变 。该试验方法 ,避免了 购买高速 A /D , D /A器件 ,在没有频谱分析仪 、逻辑分析仪等 昂贵设备的条件下验证了下变频器的工作性能 。且由于信号 没有经过数字和模拟之间的变换 , 其结果具有更高的可信 度 。引入计算机进行分析使得对器件性能的评估更加方便快 捷 。 4　结束语 本文提出一种采用 FPGA 器件来实现数字下变频的方 案 。该方案充分发挥了 FPGA器件处理速度快 、实现灵活方便 的特性 , 大大提高了整个系统的性能 。采用 Xilnx公司的 System Generator工具在 M atlab中进行设计 ,将使得整个设计 工作更加简单 、高效 。利用 ISA 总线使下变频器与计算机进 行通讯的验证方法节约了试验经费 ,提高了计算结果的准确 性 。 参考文献 : [ 1 ] 　M 施瓦茨. 信息传输调制和噪声 [M ]. 人民邮电出版社 , 1988. [ 2 ] 　Ronald E Crochiere and Law rence E Rabiner. Multirate D igital Signal Processing[M ]. Prentice - Hall, Inc. , 1983. [ 3 ] 　D j Goodman and M J Carecy. N ine D igital Filters for —603— Decimation and Interpolation[ J ]. 1977, 25. IEEE ASSP M agazine, Ap ril [ 4 ] 　Xilinx System U ser Guide[M ]. Xilinx. Inc. , 2003. [ 5 ] 　Jeffrey H Reed. Software Radio: A Modern App roach to Radio Engineering[M ]. Prentice - Hall, Inc. , 2002. [作者简介 ] 贾雪琴 (1979 - ) ,女 (土家族 ) ,湖南湘西自治州 人 ,东北大学检测技术与自动化装置专业博士研 究生 ,研究方向 :数字信号处理及 ASIC芯片开发。 李 　强 (1979 - ) ,男 (汉族 ) ,辽宁沈阳人 ,硕士 研究生 ,研究方向 :数字信号处理 , AS IC芯片开发 。 王 　旭 (1956 - ) ,男 (汉族 ) ,辽宁沈阳人 ,教授 ,博士生导师 ,东北 大学生物医学工程研究所所长 ,研究方向 :语音处理 ,神经网络。 李景宏 (1965 - ) ,男 (汉族 ) ,辽宁人 ,副教授 ,研究方向 :数字信号处 理。 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net