数字钟实习报告.doc

发布时间：2022-05-29 发布人：admin 分类：说明书资料大小：0.89M 资料格式：doc 举报版权申诉

u012895686-6580089-4744302543456867693.doc.pdf-第1页.png

第1页 / 共15页

u012895686-6580089-4744302543456867693.doc.pdf-第2页.png

第2页 / 共15页

u012895686-6580089-4744302543456867693.doc.pdf-第3页.png

第3页 / 共15页

u012895686-6580089-4744302543456867693.doc.pdf-第4页.png

第4页 / 共15页

u012895686-6580089-4744302543456867693.doc.pdf-第5页.png

第5页 / 共15页

u012895686-6580089-4744302543456867693.doc.pdf-第6页.png

第6页 / 共15页

u012895686-6580089-4744302543456867693.doc.pdf-第7页.png

第7页 / 共15页

u012895686-6580089-4744302543456867693.doc.pdf-第8页.png

第8页 / 共15页

文本预览

装订线数字电路课程设计题目：利用 CPLD 设计可调时数字钟学专学姓教院电子信息工程学院业号名师 2013 年 7 月 30 日

利用 CPLD 设计可调时数字钟摘要当今社会是数字化社会，数字集成电路得到广泛的应用，尤其是复杂可编程逻辑器件 (CPLD)由于具有集成度高、工作速度快、编程方便、价格低等特点越来越受到广大电子设计人员的青睐。数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。 EDA 技术在电子系统设计领域越来越普及，本设计主要利用 verilog 语言在 EDA 平台上设计一个电子数字钟，它的计时为 24 小时小时制，显示满刻度为 23 时 59 分 59 秒，另外还具有校时功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数和校时程序模块、数据选择器程序模块、显示程序模块等。并且使用 QUARTUS II 软件进行电路波形仿真，下载到电路板进行验证。关键词：数字电路七段译码管数字钟 CPLD 装订线

目录一总体设计方案 1.1 设计要求 1.2 设计原理 1.2.1 电源电路 1.2.2 振荡电路与分频电路 1.2.3 显示电路二各模块说明 2.1 设计思路及步骤 2.2 总体框图 2.3 各模块说明 2.3.1 BCD-7 段译码显示电路 2.3.2 时间计数器电路 2.3.3 数据选择器电路 2.3.4 译码器电路 2.3.5 比较器电路 2.3.6 按键消抖电路 2.4 数字钟电路总图三课程总结

一总体设计方案 1.1 设计要求 1、以数字形式显示时、分、秒的时间； 2、要求手动校时、校分、校秒； 3、调节时间时对应显示位以 2Hz 频率闪烁； 4、时与分显示之间的小数点常亮； 5、分与秒显示之间的小数点以 1Hz 频率闪烁； 6、各单元模块设计即可采用原理图方式也可以用 Verilog 程序进行设计。 1.2 设计原理 1.2.1 电源电路本设计中的核心器件为 MAX3000 系列的 EPM3064ALC44-10N，I/O 口电压 VCCIO 和核心电压 VCCINT 均支持正 3.3V，因此在本设计中统一给 I/O 端口和内核提供+3.3V 的电压。电源电路是由桥堆、滤波电容及集成三端稳压电路组成，其电路图如图 2.14 所示。电源的输出为+3.3V 输出。 J2 1 2 3 9V J3 1 2 3 4 USB D1 1N4007 D3 1N4007 R19 33/0.5W D2 1N4007 D4 1N4007 U3 AMS1117-3.3V Vin 3 3.3V 2 VCC C8 470uF C3 0.1uF D N G 1 C4 0.1uF C5 0.1uF C6 0.1uF C7 0.1uF R23 1K C9 100uF LED2 Power 图 1-1 电源电路图

1.2.2 振荡电路与分频电路晶体振荡电路器给数字中提供一个频率稳定准确的 32768Hz 的方波信号，可保证数字钟的走时准确及稳定。分频电路采用 T 触发器对其分频，每经过一个 T 触发器对其而分频，所以各点的分频倍数为：QD:24 QE:25 QF:26 QG:27 QH:28 QI:29 QJ:210 QL212 QM:213 QN:214; 此处采用的是 32768Hz 的晶振，故分频之后 QF:512Hz、QI:64Hz、QN:2Hz。电路原理图如图 1.2 所示 C1 15 P C2 30 P Y1 32 768 Hz R1 7 10 M R1 8 47 0K 11 9 10 12 U1 CIN COUT COUT RST 7 5 4 6 14 13 15 1 2 3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q12 Q13 Q14 F512Hz DISPLAY_CLK F64Hz KEY_CLK F2Hz BLINK&1Hz MC74 HC406 0 图 1-2 分频器电路图 1.2.3 显示电路计数器实现了对时间的累计以 8421BCD 码形式输出，选用显示译码电路将计数器的输出数码装换为数码显示器所需要的输出逻辑和一定的电流。

数码管是共阴数码显示管，当其控制端为“0”时，数码显示管显示。显示模块输入时钟频率为 512Hz，图 1-3 显示电路图显示刷新频率为 85Hz。如图 1-3 示。 1.2.4 CPLD 电路原理图此原理图 1.4 的 MODE 和 ADD 分别控制校正位和其校正位加一校正。MODE 共有七个状态分别对应六个数码管的校正和正常计数。图 1-4 CPLD 电路原理图二各模块说明 2.1 设计思路及步骤 1、看懂电路原理图，按照原理图和元件插件图完成电路板的焊接； 2、拟定数字钟的组成框图，划分模块； 3、各单元模块电路的设计与仿真； 4、总体电路的设计与仿真； 5、程序下载与调试。 2.2 总体框图

三进制计数六进制计数十进制计数数据选择器计数器译码器 512 显示位控制信号闪烁控制时间调节按键消抖小数点控制清零数字钟总图图 2-1 总体框图 2.3 各模块说明 2.3.1 BCD-7 段译码显示电路工作原理：利用集成块 7449 实现译码功能，完成对应十进制信号在数码管上的显示。图 2-2 译码器显示电路原理图该电路仿真如图：

图 2-3 译码器显示电路仿真图 2.3.2 时间计数器电路利用 7493 连成一个六进制计数器图 2-4 六进制计数器电路原理图图 2-5 六进制计数器仿真图利用 7493 连成一个十进制计数器

分享到：

赞收藏

资料库

数字钟实习报告.doc

相关推荐

开发技术

热门标签

最新资料