天津理工大学考试试卷 2014 ～ 2015 学年度第 一 学期 《计算机组成原理》 期末考试试卷 课程代码： 0660096 试卷编号： 命题日期： 2015 年 10 月 22 日 答题时限： 120 分钟 考试形式：闭卷笔试 得分统计表： 大题号 总分 一 二 三 一、单项选择题（请从 4 个备选答案中选择最适合的一项，每小题 2 分，共 40 分） 得分 注意：须将本题答案写在下面的表格中，写在其它地方无效 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 1 8 1 9 2 0 1． 通用寄存器属于____部分。 A．运算器 B．控制器 C．存储器 D．I/O 接口 2． 关于数据表示和编码，下列说法正确的是____。 A. 奇偶校验码是一种功能很强的检错纠错码 B. 在计算机中用无符号数来表示内存地址 C. 原码、补码和移码的符号编码规则相同 D. 用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码 3． 若 x 补=0.1101010，则 x 原=____。 A．1.0010101 B．1.0010110 C．0.0010110 D．0.1101010 4． 在 cache 的下列映射方式中，无需考虑替换策略的是____。 A. 全相联映射 B. 组相联映射 C. 段相联映射 D. 直接映射 5． 以下四种类型的二地址指令中，执行时间最短的是____。 

A. RR 型 B. RS 型 C. SS 型 D. SR 型 6． 下列关于立即寻址方式操作数所在位置的说法正确的是____。 A. 操作数在指令中 B. 操作数在寄存器中 C. 操作数地址在寄存器 D. 操作数地址（主存）在指令中 7． 微程序控制器中，机器指令与微指令的关系是____。 A．每一条机器指令由一条微指令来执行 B．一段机器指令组成的程序可由一条微指令来执行 C．每一条机器指令由一段用微指令编成的微程序来解释执行 D．一条微指令由若干条机器指令组成 8． 下面有关总线的叙述，正确的是____。 A. 单总线结构中，访存和访问外设主要是通过地址来区分的 B. 对电路故障最敏感的仲裁方式是独立请求方式 C. 系统总线连接 CPU 和内存，而 PCI 总线则连接各种低速 I/O 设备 D. 同步定时适用于各功能模块存取时间相差很大的情况 9． 若磁盘的转速提高一倍，则____。 A．平均存取时间减半 B．平均找道时间减半 C． 平均等待时间减半 D．存储密度可以提高一倍 10．为了便于实现多级中断，保存现场信息最有效的方法是采用____。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 二．填空题（下列每小题 2 分，共 20 分） 1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 、一般机 器级、 、汇编语言级和高级语言级组成。 2．有一字长为 64 位的浮点数，符号位 1 位；阶码 11 位，用移码表示；尾数 52 位，用补码表示，则它所能 表示的最小规格化负数为 。 3．某采用交叉方式编址的存储器容量为 32 字，存储模块数为 4，存储周期为 200ns，总线传送周期为 50ns， 某程序需要连续读出地址为 1000～1011 的 4 个字，则所需时间为 。 4．在相对寻址方式中，操作数的有效地址等于 的内容加上指令中的形式地址 D。 5．不同的计算机有不同的指令系统，“RISC”表示的意思是 。 6．某 CPU 微程序控制器控存容量为 512×20 位，需要分别根据 OP 字段和 ZF 条件码进行分支转移，则 P 字 段和后继地址字段应分别为 和 位。 

7．CPU 从主存取出一条指令并执行该指令的时间叫做 ，它常常用若干个 来表 示，而后者又包含有若干个时钟周期。 三． 计算题（每小题 8 分，共 24 分） 1． 已知 X=0.1001 和 Y=－0.1111, 用变形补码计算 X+Y 和 X-Y, 同时指出运算结果是否溢出。 2． CPU 执行一段程序时，cache 完成存取的次数为 3800 次，主存完成存取的次数为 200,已知 cache 存取周 期为 50ns,主存为 250ns,求 cache/主存系统的效率和平均访问时间。 3． 某指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）和写回寄存器堆（WB）5 个过程段， 各功能段所用的时间分别为 120ns、80ns、90ns、100ns 和 60ns。今有 40 条指令流过此流水线，试求流 水线的时钟周期和加速比。 四． 问答题（每小题 6 分，共 12 分） 1． 冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 

2． 计算机浮点加减运算的基本步骤。 五．综合题（每小题 12 分，共 24 分） 1． 有一个具有 20 位地址和 32 位字长的存储器，由 256K×8 位 DRAM 芯片构成。问 1） 该存储器能存储多少个字节的信息？(4 分) 2） 总共需要多少 DRAM 芯片？需要多少位地址作芯片选择？(4 分) 3） 画出该存储器的组成逻辑框图。(4 分) 2． 指出下面程序中是否有数据相关？如果有请指出是何种数据相关，并作简要说明。 1） I1 SUB R1，R2，R3 ；（R2）-（R3）→R1 I2 ADD R5，R4，R1；（R4）+（R1）→R5 2） I3 MUL R3，R1，R2 ；（R1）×（R2）→R3 I4 ADD R3，R1，R2 ；（R1）+（R2）→ R3 3） I5 STO A，R1 ； R1→M（A），M（A）是存储器单元 I6 ADD R4，R3，R2；（R2）+（R3）→R4 4） I7 LAD R1，B ； M（B）→R1，M（B）是存储器单元 

I8 MUL R1，R2，R3 ；（R2）×（R3）→ R1