数电课程设计（十三进制同步减法计数器和串行序列信号检测器）.doc

发布时间：2022-06-09 发布人：admin 分类：说明书资料大小：0.34M 资料格式：doc 举报版权申诉

guodongwuyu-1777483-003ce3c5b7e186372da9d7b507816fc3.doc.pdf-第1页.png

第1页 / 共22页

guodongwuyu-1777483-003ce3c5b7e186372da9d7b507816fc3.doc.pdf-第2页.png

第2页 / 共22页

guodongwuyu-1777483-003ce3c5b7e186372da9d7b507816fc3.doc.pdf-第3页.png

第3页 / 共22页

guodongwuyu-1777483-003ce3c5b7e186372da9d7b507816fc3.doc.pdf-第4页.png

第4页 / 共22页

guodongwuyu-1777483-003ce3c5b7e186372da9d7b507816fc3.doc.pdf-第5页.png

第5页 / 共22页

guodongwuyu-1777483-003ce3c5b7e186372da9d7b507816fc3.doc.pdf-第6页.png

第6页 / 共22页

guodongwuyu-1777483-003ce3c5b7e186372da9d7b507816fc3.doc.pdf-第7页.png

第7页 / 共22页

guodongwuyu-1777483-003ce3c5b7e186372da9d7b507816fc3.doc.pdf-第8页.png

第8页 / 共22页

文本预览

沈阳理工大学课程设计 1 十三进制同步减法计数（无效状态为 0001、0010、0011）的设计 1.1 课程设计的目的： 1、了解同步计数器的工作原理和逻辑功能。 2、掌握计数器电路的分析、设计方法及应用。 3、熟悉设计过程和边沿 JK 触发器原理。 1.2 设计总框图： CP 十三进制同步减法计数器 8421 BCD 码输入减法计数器脉冲输出进位信号 1.3 设计过程： 1.3.1、状态图： / 0 1 1 1 1 / 0 1 1 1 0 / 0 1 1 0 1 / 0 1 1 0 0 / 0 1 0 1 1 / 0 1 0 1 0 1 0 0 1 / 0 0 0 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 / 1 / 0 / 0 / 0 / 0 / 0 1.3.2、选择触发器、求时钟方程、输出方程和状态方程（1）选择触发器由于 JK 触发器功能齐全、使用灵活，故选用 4 个下降沿出发的边沿 JK 触发器。（2）求时钟方程 CP0=CP1=CP2=CP3=CP ( 3 ) 求输出方程输出方程的卡诺图为： 1

沈阳理工大学课程设计 00 01 00 01 11 10 1 0 0 0 × 0 0 0 Y = Qn3Qn2 输出方程: （4）状态方程：次态卡诺图： 00 1111 0000 1011 0111 00 01 11 10 所以： Q3n+1 的卡诺图为： 00 1 0 1 0 00 01 11 10 01 ×××× 0001 1100 1000 01 × 0 1 1 10 × 0 0 0 10 ×××× 0101 1101 1001 10 × 0 1 1 11 × 0 0 0 11 ×××× 0110 1110 1010 11 × 0 1 1 2

沈阳理工大学课程设计 Q2n+1 的卡诺图为： 00 1 0 0 1 00 01 11 10 Q1n+1 的卡诺图为： 00 1 0 1 1 00 01 11 10 Q0n+1 的卡诺图为： 00 1 0 1 1 00 01 11 10 01 × 1 1 0 01 × 0 0 0 01 × 0 0 0 11 × 1 1 0 11 × 1 1 1 11 × 0 0 0 10 × 1 1 0 10 × 0 0 0 10 × 1 1 1 状态方程： Q3n+1= Qn3Qn2 + Qn3Qn0 + Qn3Qn1+ ——Qn3 Q2n+1=——Qn2 Q1n+1=——Qn1 Q0n+1 =——Qn0（Qn3+Qn1+——Qn2） ——Qn1 ——Qn0+ (Qn0+Qn1)Qn3 ——Qn0Qn3 + Qn1Qn0 + ——Qn1 ——Qn3 _——Q n2=——Qn3 _——Q n2 + (Qn0+Qn1+Qn2)Qn3 _——Q n2 3

沈阳理工大学课程设计 ——Q1 ——Q0 ——Qn0 驱动方程为： J3=_——Q n2 J2=——Qn1 J1==——Qn0Qn2 Qn2 J0= Qn1Qn2Qn3 (6) 检验能否自启动（无效状态 0001，0010，0011） 0011 0001 K3=_——Q 2 K2=——Qn1 K1=——Qn0 K0=1 ——Qn3 ——Qn0Qn3 ——Qn0 1001 0010 1010 所以能自启动 1.4 逻辑接线图： 4

沈阳理工大学课程设计 1.5 电路接线图 1.6 实验仪器 74LS112 芯片 2 块，74LS08 芯片 1 块 74LS00 芯片 2 块开关导线若干 1.7 实验结论（分析实验中出现的故障及产生的原因）实验正常，个芯片运行正常。 2 串行序列信号检测器（检测序列为 1101） 2.1 课程设计的目的： 1、了解同步计数器的工作原理和逻辑功能。 2、掌握计数器电路的分析、设计方法及应用。 5

输出信号沈阳理工大学课程设计 3、熟悉设计过程和边沿 JK 触发器原理。 2.2 设计总框图：序列信号检测器（检测序列为 1101） CP 2 . 3 序列发生器的时钟脉冲设计过程 2 . 3 . 1 进行逻辑抽象，建立原始状态图。 1/0 0/0 S3 1/1 S4 0/0 1/0 S1 S0 0/0 1/0 S2 1/0 0/0 0/0 2 . 3 . 2 进行状态化简，画出最简状态图 1、合并等价状态，化简原始状态图得到最简状态图 0/0 1/0 1/0 0/0 S0 S1 0/0 0/0 S2 1/0 1/1 S3 2、进行状态分配，画出用二进制编码后的状态图状态图如下： 0/0 1/0 1/0 0/0 0 0 0/0 0 1 0/0 1 0 1/0 1 1 1 / 1 6

沈阳理工大学课程设计 2 . 3 . 3 选择触发器、求时钟方程、状态方程 1、选择触发器由于 JK 触发器功能齐全、使用灵活，故选用 2 个下降沿出发的边沿 JK 触发器。 2、求时钟方程 CP0=CP1=CP2 =CP 10 11 10 10 1 1 10 1 0 3 、状态方程次态卡诺图 Qn1Qn0 X 0 1 00 00 01 01 00 10 11 00 11 Q1n+1 的卡诺图为： Qn1Qn0 X 0 1 00 0 0 Q0n+1 的卡诺图为： Qn1Qn0 X 0 1 00 0 1 01 0 1 01 0 0 11 0 1 11 0 1 所以： Q1n+1=X Qn1Qn0+(Qn0 +X) Qn1 Q0n+1 = (X Qn1+ X Qn1) Qn0+ X Qn1Qn0 驱动方程为： J1= X Qn0 J0= X Qn1 X Qn1 K1= X Qn0 K0 = X Qn1 7

沈阳理工大学课程设计 2.4 逻辑连线图 2.5 电路原理图 8

分享到：

赞收藏

资料库

数电课程设计（十三进制同步减法计数器和串行序列信号检测器）.doc

相关推荐

课程资源

热门标签

最新资料