PrimeTime使用说明(中文).pdf-资料库

drrivers-11033283-16359647673452724208.pdf-第1页.png

第1页 / 共40页

drrivers-11033283-16359647673452724208.pdf-第2页.png

第2页 / 共40页

drrivers-11033283-16359647673452724208.pdf-第3页.png

第3页 / 共40页

drrivers-11033283-16359647673452724208.pdf-第4页.png

第4页 / 共40页

drrivers-11033283-16359647673452724208.pdf-第5页.png

第5页 / 共40页

drrivers-11033283-16359647673452724208.pdf-第6页.png

第6页 / 共40页

drrivers-11033283-16359647673452724208.pdf-第7页.png

第7页 / 共40页

drrivers-11033283-16359647673452724208.pdf-第8页.png

第8页 / 共40页

摘要：本文介绍了数字集成电路设计中静态时序分析（Static Timing Analysis）和形式验证（Formal Verification）的一般方法和流程。这两项技术提高了时序分析和验证的速度，在一定程度上缩短了数字电路设计的周期。本文使用 Synopsys 公司的 PrimeTime 进行静态时序分析，用 Formality 进行形式验证。由于它们都是基于 Tcl（Tool Command Language）的工具，本文对 Tcl 也作了简单的介绍。关键词：静态时序分析形式验证 PrimeTime Formality Tcl

目录第一章绪论 ………………………………(1) 1.1 静态时序分析 1.2 时序验证技术第二章 PrimeTime 简介 ………………………………(3) 2.1 PrimeTime 的特点和功能 2.2 PrimeTime 进行时序分析的流程 2.3 静态时序分析中所使用的例子 2.4 PrimeTime 的用户界面第三章 Tcl 与 pt_shell 的使用 ………………………………(6) 3.1 Tcl 中的变量 3.2 命令的嵌套 3.3 文本的引用 3.4 PrimeTime 中的对象 3.4.1 对象的概念 3.4.2 在 PrimeTime 中使用对象 3.4.3 针对 collection 的操作 3.5 属性 3.6 查看命令第四章静态时序分析前的准备工作 ………………………………(12) 4.1 编译时序模型 4.1.1 编译 Stamp Model 4.1.2 编译快速时序模型 4.2 设置查找路径和链接路径 4.3 读入设计文件 4.4 链接 4.5 设置操作条件和线上负载 4.6 设置基本的时序约束 4.6.1 对有关时钟的参数进行设置 4.6.2 设置时钟－门校验 4.6.3 查看对该设计所作的设置 4.7 检查所设置的约束以及该设计的结构第五章静态时序分析 ………………………………(18) 5.1 设置端口延迟并检验时序 5.2 保存以上的设置 5.3 基本分析 5.4 生成 path timing report 5.5 设置时序中的例外 5.6 再次进行分析第六章 Formality 简介 ………………………………(22)

6.1 Formality 的基本特点 6.2 Formality 在数字设计过程中的应用 6.3 Formality 的功能 6.4 验证流程第七章形式验证 ………………………………(27) 7.1 fm_shell 命令 7.2 一些基本概念 7.2.1 Reference Design 和 Implementation Design 7.2.2 container 7.3 读入共享技术库 7.4 设置 Reference Design 7.5 设置 Implementation Design 7.6 保存及恢复所作的设置 7.7 验证第八章对验证失败的设计进行 Debug ………………………………(32) 8.1 查看不匹配点的详细信息 8.2 诊断程序 8.3 逻辑锥 8.3.1 逻辑锥的概念 8.3.2 查看不匹配点的逻辑锥 8.3.3 使用逻辑锥来 Debug 8.3.4 通过逻辑值来分析

诸论第一章绪论 1 我们知道，集成电路已经进入到了 VLSI 和 ULSI 的时代，电路的规模迅速上升到了几十万门以至几百万门。而 IC 设计人员的设计能力则只是一个线性增长的曲线，远远跟不上按照摩尔定律上升的电路规模和复杂度的要求。这促使了新的设计方法和高性能的 EDA 软件的不断发展。 Synopsys 公司的董事长兼首席执行官 Aart de Geus 曾经提到，对于现在的 IC 设计公司来说，面临着三个最大的问题：一是设计中的时序问题；二是验证时间太长；三是如何吸引并留住出色的设计工程师。他的话从一个侧面表明了，随着 IC 设计的规模和复杂度的不断增加，随着数百万系统门的设计变得越来越普遍，时序分析和设计验证方面的问题正日益成为限制 IC 设计人员的瓶颈。对于这些问题，设计者们提出的策略有：创建物理综合技术、开发更快更方便的仿真器，使用静态时序分析和形式验证技术、推动 IP 的设计和应用等等。本文将着重于探讨其中的静态时序分析和形式验证两项技术，在集成电路设计日益繁复的背景下，它们为 IC 产品更快更成功地面对市场提供了可能。 §1.1 静态时序分析一般来说，要分析或检验一个电路设计的时序方面的特征有两种主要手段：动态时序仿真（Dynamic Timing Simulation）和静态时序分析（Static Timing Ana -lysis）。动态时序仿真的优点是比较精确，而且同后者相比较，它适用于更多的设计类型。但是它也存在着比较明显的缺点：首先是分析的速度比较慢；其次是它需要使用输入矢量，这使得它在分析的过程中有可能会遗漏一些关键路径(critical pat -hs)，因为输入矢量未必是对所有相关的路径都敏感的。静态时序分析的分析速度比较快，而且它会对所有可能的路径都进行检查，不存在遗漏关键路径的问题。我们知道，IC 设计的最终目的是为了面对竞争日益激

诸论 2 烈的市场，Time-to-market 是设计者们不得不考虑的问题，因此对他们来说，分析速度的提高，或者说分析时间的缩短，是一个非常重要的优点。 §1.2 形式验证技术我们知道，验证问题往往是 IC 产品开发中最耗费时间的过程之一，而且它需要相当多的计算资源。开发一个带有相应的测试向量的测试平台是很费时的工作，而且它要求开发者必须对设计行为有很好的很深入的理解。而形式验证技术，简单地说就是将两个设计－－或者说一个设计的两个不同阶段的版本－－进行等效性比较的技术，由于能够很有效地缩短为了解决关键的验证问题所花费的时间，正在逐渐地被更多的人接受和使用。这方面的工具有 Synopsys 公司的 Formality 和 Verp -lex 公司的 Conformal LEC 等。本文将讨论使用 Synopsys 的工具 PrimeTime 和 Formality 进行静态时序分析和形式验证的一般方法和流程。本文的第二章简要介绍了 PrimeTime 的基本功能和特点。第三章介绍了 Tcl 在 PrimeTime 中的基本使用，重点是关于对象和属性的操作。第四章介绍了在进行静态时序分析之前要作的准备工作。第五章介绍了对一个具体例子进行静态时序分析的过程。第六章介绍了 Formality 的基本特点和验证流程。第七章介绍了对一个具体例子进行形式验证的过程。第八章介绍了对验证失败的设计进行 Debug 的各种技巧。

PrimeTime 简介第二章 PrimeTime 简介 3 正如本文前面所提到的，静态时序分析方法由于有着更快的分析速度等优点，正在被更多的设计者们所重视。PrimeTime 是 Synopsys 的静态时序分析软件，常被用来分析大规模、同步、数字 ASIC。PrimeTime 适用于门级的电路设计，可以和 Synopsys 公司的其它 EDA 软件非常好的结合在一起使用。这一章将简要介绍 PrimeTime 的基本功能和特点，以及使用 PrimeTime 进行静态时序分析的一般过程。 §2.1 PrimeTime 的特点和功能作为专门的静态时序分析工具，PrimeTime 可以为一个设计提供以下的时序分析和设计检查：？？ † 建立和保持时间的检查(setup and hold checks) † 时钟脉冲宽度的检查 † 时钟门的检查(clock-gating checks) † recovery and removal checks † unclocked registers † 未约束的时序端点（unconstrained timing endpoints） † master-slave clock separation † multiple clocked registers † 组合反馈回路（combinational feedback loops） † 基于设计规则的检查，包括对最大电容、最大传输时间、最大扇出的检查等。 PrimeTime 具有下面的特点： 1）PrimeTime 是可以独立运行的软件，它不需要逻辑综合过程中所必需的各种数据结构，而且它对内存的要求相对比较低。 2）PrimeTime 特别适用于规模较大的、SOC（system-on-chip）的设计。

PrimeTime 简介 4 在数字集成电路设计的流程中，版图前、全局布线之后以及版图后，都可以使用 PrimeTime 进行静态时序分析。 §2.2 PrimeTime 进行时序分析的流程使用 PrimeTime 对一个电路设计进行静态时序分析，一般要经过下面的步骤： 1）设置设计环境在可以进行时序分析之前，首先要进行一些必要的设置和准备工作。具体来说包括了： † 设置查找路径和链接路径 † 读入设计和库文件 † 链接顶层设计 † 对必要的操作条件进行设置，这里包括了线上负载的模型、端口负载、驱动、以及转换时间等 † 设置基本的时序约束并进行检查 2）指定时序约束 (？？timing assertions/constraints) 包括定义时钟周期、波形、不确定度(uncertainty)、潜伏性(latency)，以及指明输入输出端口的延时等。 3）设置时序例外(？？timing exceptions)：这里包括了： † 设置多循环路径（multicycle paths） † 设置虚假路径（false paths） † 定义最大最小延时、路径的分段(path segmentation)以及无效的 arcs 4）进行时序分析：在作好以上准备工作的基础上，可以对电路进行静态时序分析，生成 constra -int reports 和 path timing reports。以上仅仅是 PrimeTime 进行静态时序分析的简单流程，在本文以下的部份中将会有更详细的叙述。

PrimeTime 简介 5 §2.3 静态时序分析中所使用的例子在本文中，进行静态时序分析时所用的例子是微处理器 AMD 2910，图 2-2 给出了它的顶层的电路图。 Figure2-2 AMD 2910 微处理器 §2.4 PrimeTime 的用户界面 PrimeTime 提供两种用户界面，图形用户界面 GUI（Graphical User Interf -ace）和基于 Tcl 的命令行界面 pt_shell，其运行方式分别是：％ PrimeTime ％ pt_shell 退出的命令是 quit、exit 或者^d。事实上，在 GUI 界面中通过菜单进行的每一个操作，都对应着相应的 pt_shell 的命令。因此，本文以下的章节都只针对于 pt_ shell 来完成。

资料库

PrimeTime使用说明(中文).pdf

相关推荐

开发技术

热门标签

最新资料