第1页 / 共11页
第2页 / 共11页
第3页 / 共11页
第4页 / 共11页
第5页 / 共11页
第6页 / 共11页
第7页 / 共11页
第8页 / 共11页
数字电路-四位二进制乘法器课程设计.doc
4 位二进制乘法器的设计
一、概述
4 位二进制乘法器在实际中的应用相当广泛，是一些计算器的基本组成部
分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、
分析和工作等方面。通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌
握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知
识应用于实践中。
根据任务书设计电路主要要求是：绘制出电路的原理图，并且诠释每部分的
功能；根据设计的电路图分析所需要元器件种类和个数；根据技术指标制定实验
方案，验证所设计的电路；进行实验数据处理和分析。
设计任务技术指标；输入数据：被乘数 X（0000~1111）；乘数 Y（0000~1111）；
输入命令：启动信号 S1，高有效。输出数据：乘积 C（00000000~11100001）；其
乘积可以存贮。
二、方案说明
此方案采用 74LS194 双向移位寄存器，74LS283 加法器和 74LS00、74LS04
等门电路。乘法就是反复进行移位和加法，被乘数放入 MD 寄存器，乘数放入 MQ
寄存器，A 寄存器中放结果，乘数的位数放在 C 寄存器中。AC 寄存器的初值为 0。
A 寄存器的内容被右移时，最高位移入 0，其最低位内容被移入 MQ 的最高位。C
寄存器右移时，其最高位移入 1。若 MQ 寄存器的最低位（用 M(0)来表示）为 1
时，将被乘数与 A 寄存器中的内容用全加器相加后，将结果放回 A 寄存器中保存。
若 M(0)的值为 0，将 0 与 A 寄存器的内容相加，将其结果再存入 A 寄存器。接着，
将 A、MQ、C 寄存器的内容右移 1 位。将此动作反复进行乘数位数那么多遍。此
乘法电路通过同步电路操作，运算与时钟脉冲同步进行。
从以上方案中可知，方案设有信号发生电路，数据输入电路，移位寄存电路，
加法电路和运算结束判断电路和启动电路。各部分功能明确且之间的联系容易理
解，所以采用这种方案。
原理框图如图 1 所示。
1
寄存器
B(被乘数)
进位
加法器
E(触发器）
寄存器
A(累加和)
Z
检 n
计数器 P
Q0
寄存器
Q(乘数)
图 1
4 位二进制乘法器电路的原理框图
三、电路设计
1. 信号发生电路
因为 A 寄存器起着存储并移位的作用，所以它的时钟信号频率应为主时钟频
率的 2 倍，占空比相同且都大于 50%，如图 2 信号发生电路。
辅助时钟信号
100HZ，占空比
50%
主 时 钟 信 号
50HZ，占空比
50%
U21、U24 的 clk
U6 的 clk
U7、U10 的 clk
图 2 信号发生电路
2
2. 数据输入电路
两个 4 位二进制数用开关控制其输入高低电平，左边四个为被乘数输入端左
高位右低位，右边四个为乘数输入端，左高位右低位，如图 4 数据输入电路。
U6 的 4 个输入端左高位右高位
U10 的 4 个输入端左高位右高位
6
7
8
5
R6
100Ω
R7
100Ω
R8
100Ω
R9
100Ω
3
4
2
9
R10
100Ω
R11
100Ω
R12
100Ω
R13
100Ω
S2
S3
S4
S5
Key = 1
Key = 2
Key = 3
Key = 4
0
1
S6
V1
5 V
S7
S8
S9
Key = 5
Key = 6
Key = 7
Key = 8
3. 移位寄存电路
图 3 数据输入电路
因为两个 4 位二进制数相加结果可能为 5 位二进制数，所以将两个 74LS194
芯片连成一个 8 位双向移位寄存器,被乘数和乘数分别保存在两个 74LS194 寄存
器中，如图 4 移位寄存电路。
U15 的 4 个输入端左
高右低
U15 的另 4 个输入端
左高右低
被乘数
主时钟
U15 的 4 个输出端左
高右低
启动信号
乘数
主时钟
辅助时钟
U15 的进位
图 4 移位寄存电路
3
4. 加法电路
该电路将根据主时钟信号和乘数最低位数字有选择性的把 A 寄存器中的数
据和被乘数或 0000 相加，相加结果传送到 A 寄存器的输入端，如图 5 加法电路。
0
1
3
1
1
4
4
_
M
U
S
3
_
M
U
S
2
_
M
U
S
1
_
M
U
S
4
A
3
A
2
A
1
A
9
4
C
U15
74LS283D
4
B
3
B
2
B
1
B
0
C
1
2
2
1
4
1
3
5
3
4
1
1
5
1
2
6
7
0
11
14
13
12
U27A
74LS11D
U5A
74LS11D
U9A
74LS11D
U11A
74LS11D
U17A
74LS08D
U12A
74LS08D
U13A
74LS08D
U14A
74LS08D
7
5
1
4
1
3
1
2
1
8
9
10
U6 74LS194D
516
主时钟
U10最低
位输出
17
18
6
15
A
Q
B
Q
C
Q
D
Q
A
B
C
D
L
S
R
S
0
S
1
S
R
L
C
~
K
L
C
5
1
4
1
3
1
2
1
A
Q
B
Q
C
Q
D
Q
U21 74LS194D
5
1
4
1
3
1
2
1
A
Q
B
Q
C
Q
D
Q
24
A
B
C
D
U24 74LS194D
L
S
R
S
0
S
1
S
R
L
C
~
K
L
C
A
B
C
D
L
S
R
S
0
S
1
S
R
L
C
~
K
L
C
3
4
5
6
7
2
0
1
9
1
1
1
3
4
5
6
7
2
0
1
9
1
1
1
3
4
5
6
7
2
0
1
9
1
1
1
图 5 加法电
5. 运算结束判断电路
用一个移位寄存器初始存储 0000，随着主时钟信号右移输入 1，当寄存器中
四个输出端均为 1 时，返回给主时钟信号和辅助时钟信号一个低电平，所有时钟
控制的芯片停止工作，此时 A 寄存器中存储乘积的高位，MQ 寄存器中存储乘积
的低电位，如图 6 运算结束判断电路。
4
主时钟
反馈给主时钟的停止信号
图 6 运算结束判断电路
6. 启动电路
用电源电阻和一个单刀双掷开关组成的启动电路，开关左掷时至零，右掷时
开始计算，如图 7 启动电路图。
U7 至零端
U7 和 U10 的 S1 端
图 7 启动电路图
四、性能的测试
按电路图连接好电路，根据闭合或打开 S2 至 S9 的开关确定输入的被乘数和
乘数，打开仿真电源然后右掷 S10，右上两个数码管（左端为高位，右端为地位）
稳定后的显示即为乘法的结果，如图 8。函数发生器信号发射如图 9。表 4.1 列
出了一些二进制数相乘的结果，一个结果出来后再计算其它值可先在输入端改正
输入的乘数和被乘数，将开关 S10 左掷时瞬间清零，然后右掷，即可得出新测试
5
的值。
被乘数
乘数
被乘数（2 进
乘数(2 进
积
积(2 进制)
表 4.1 测试结果表
制)
0001
0010
0011
0101
0111
1001
0011
0011
0101
1111
8
6
30
55
42
81
30
36
70
00001001
00000110
00011110
00110111
00101010
01010001
00011110
00100100
01000110
225
11100001
8
3
10
11
6
9
10
12
14
15
1
2
3
5
7
9
3
3
5
15
制）
1000
0011
1010
1011
0110
1001
1010
1100
1110
1111
6
X
E
H
_
D
C
D
X
E
H
_
D
C
D
6
2
1
1
2
3
8
2
2
2
U
8
1
U
D
4
9
1
S
L
4
7
0
1
U
12
13
14
15
QD
QC
QB
QA
4
3
CLK
~CLR
S1
S0
SR
SL
D
C
B
A
11
1
10
9
2
7
6
5
4
3
图 8 被乘数 1111 与乘数 1111 运算结果图
4
2
X
E
H
_
D
C
D
9
=
y
e
K
0
1
S
2
R
Ω
0
0
1
D
8
0
S
L
4
7
A
4
1
U
D
8
0
S
L
4
7
A
3
1
U
1
5
D
8
0
S
L
4
7
A
2
1
U
D
8
0
S
L
4
7
6
A
7
1
U
11
1
10
9
2
7
6
5
4
3
11
1
10
9
2
7
6
5
4
3
3
3
D
4
9
1
S
L
4
7
4
2
U
12
13
14
15
QD
QC
QB
QA
CLK
~CLR
S1
S0
SR
SL
D
C
B
A
9
4
4
1
D
4
9
1
S
L
4
7
1
2
U
QD
QC
QB
QA
CLK
~CLR
S1
S0
SR
SL
D
C
B
A
12
13
14
15
C4
9
2
4
D
3
8
2
S
L
4
7
5
1
U
2
A
8
U
9
1
U
D
0
2
S
L
4
7
0
1
78
9
5
1
4
1
3
1
2
1
A
Q
B
Q
C
Q
D
Q
6
1
7
U
A
B
C
D
D
4
9
1
S
L
4
7
L
S
R
S
0
S
1
S
R
L
C
~
K
L
C
3
4
5
6
7
2
0
1
9
1
1
1
3
4
1
3
3
R
Ω
0
0
1
1
V
V
5
Ω
0
0
1
3
1
R
Ω
0
0
1
2
1
R
9
S
8
4
3
2
8
S
Ω
0
0
1
1
1
R
2
2
7
S
Ω
0
0
1
0
1
R
1
2
6
S
1
8
=
y
e
K
7
=
y
e
K
6
=
y
e
K
5
=
y
e
K
4
=
y
e
K
3
=
y
e
K
2
=
y
e
K
1
=
y
e
K
0
5
1
4
0
4
5
1
9
3
8
3
5
2
7
2
9
2
0
3
C0
7
B1
6
B2
2
B315
B411
A1
5
A2
3
A314
A412
D
1
1
S
L
4
7
A
1
1
U
D
1
1
S
L
4
7
A
9
U
D
1
1
S
L
4
7
A
5
U
D
1
1
S
L
4
7
A
7
2
U
7
3
D
4
0
S
L
4
7
A
4
U
3
1
A
2
U
D
8
0
S
L
4
7
6
4
A
1
U
3
D
8
0
S
L
4
7
D
8
A
0
3
S
U
L
4
7
4
5
D
4
0
S
L
4
7
A
0
2
U
4
SUM_1
SUM_2
SUM_3
SUM_4
4
1
13
10
D
4
9
1
S
L
4
7
6
U
12
13
14
15
QD
QC
QB
QA
CLK
~CLR
S1
S0
SR
SL
D
C
B
A
11
1
10
9
2
7
6
5
4
3
6
3
5
3
2
1
5
2
G
F
X
1
G
F
X
0
2
7
Ω
0
0
1
9
R
Ω
0
0
1
8
R
Ω
0
0
1
7
R
8
1
Ω
0
0
1
6
R
9
1
5
S
4
S
3
S
X
E
H
_
D
C
D
2
S
6
1
U
0
7
1
图 9 函数发生器信号发射图
五、结论、性价比
该 4 位二进制乘法电路实现了任务书中的性能指标，具有启动开关 S10（单
刀双掷），其乘积可以被存储；S10 右掷开始计算，输入和输出以及中间计算的
移位过程通过 LED 数码显示器显示出来，非常直观。得出结果后若要继续计算
其他数值可先改变输入端，再将 S10 左掷清零，然后 S10 右掷开始计算，因此
具有较好的连续计算能力。
该电路主要用到了移位寄存器和加法器这两钟器件，各元件功能明确联系紧
密，对乘法原理的实现简明易了。所用元器件种类较少性价比比较合适。
六、课设体会及合理化建议
通过设计 4 位二进制乘法器电路使我更深刻的了解时序逻辑部件的工作原
理，从而掌握如何根据需要设计满足要求的各种电路，解决生活中的实际问题，
将自己所学知识应用到生活和理论研究中，从而进一步对数字电子技术基础的知
识有了新的理解。这次的课设我参阅了一些资料但与此课设相关的资料甚少，只
找到了一篇关于二进制数乘法原理的介绍，通过仔细阅读分析深刻了解了乘法运
算过程中的移位和相加过程，结合任务书的原理图，我开始逐个的测试、学习和
使用 74LS194 和 74LS283，通过半天多的时间掌握了这两个元件为后续电路的设
8
相关推荐
2023年江西萍乡中考道德与法治真题及答案.doc
2012年重庆南川中考生物真题及答案.doc
2013年江西师范大学地理学综合及文艺理论基础考研真题.doc
2020年四川甘孜小升初语文真题及答案I卷.doc
2020年注册岩土工程师专业基础考试真题及答案.doc
2023-2024学年福建省厦门市九年级上学期数学月考试题及答案.doc
2021-2022学年辽宁省沈阳市大东区九年级上学期语文期末试题及答案.doc
2022-2023学年北京东城区初三第一学期物理期末试卷及答案.doc
2018上半年江西教师资格初中地理学科知识与教学能力真题及答案.doc
2012年河北国家公务员申论考试真题及答案-省级.doc
2020-2021学年江苏省扬州市江都区邵樊片九年级上学期数学第一次质量检测试题及答案.doc
2022下半年黑龙江教师资格证中学综合素质真题及答案.doc
