罗韬 数字电子钟设计
基于 Multisim10——数字电子钟的设计
学校:
河南理工大学
院系: 计算机学院通信工程
姓名:
罗韬
指导老师:
苏玉娜
日期:2013 年 01 月 07 日
罗韬 数字电子钟设计
目录
一、设计基本要求、设计目的................................................................................................ 3
二、基本元器件的选择与原理................................................................................................ 3
2.1 多谐振荡器................................................................................................................. 3
2.2 计数器......................................................................................................................... 4
2.3 译码器和显示器......................................................................................................... 6
2.4 其他元器件................................................................................................................. 7
三、虚拟实验平台与仿真........................................................................................................ 8
3.1 基本数字时钟的实现................................................................................................. 8
3.2 拥有暂停功能、校对功能的数字时钟...................................................................8
四、参考文献 ............................................................................................................................ 9
罗韬 数字电子钟设计
一、设计基本要求、设计目的
随着现代电子技术的发展,人们正处于一个信息时代,现代信息的存储、处理和传输越
来越趋于数字化,数字逻辑几乎应用于每一电子设备或电子系统中。掌握基数字电路技术基
础,已成为当代工科大学生的基本要求。
此次要求是设计一个常用的二十四进制数字电子钟,设计的基本要求如下:
1.采用七段数码管显示,显示范围为 00 时 00 分 00 秒到 23 时 59 分 59 秒;
2.电路具有时间校正功能,暂停功能。
设计实验平台采用 Multisim10 软件并进行仿真。
二、基本元器件的选择与原理
随着数字电子技术的飞速发展,现已生产出形式各异,功能强大的各种元器件,以满足
在不同场合、不同条件下的设计要求。选择适合自己设计的元器件,可最大程度的实现高效、
节能等等要求。
2.1 多谐振荡器
单稳态触发器和施密特触发器主要用于脉冲的整形,多谐振荡器则用于产生脉冲信号。
而利用 555 集成定时器,可以方便地构成施密特触发器、单稳态触发器和多谐振荡器,并且
带负载能力较强。
此次数字电子钟的计数脉冲则由多谐振荡器提供。脉冲频率取决于 RC 定时电路。
在 Multisim10 下构建多谐振荡器,如下图:
罗韬 数字电子钟设计
振荡周期
振荡频率
T =0.7(R43 + 2*R44 )*C1
f = 1/T
当 R43=R44=5.1KΩ , C1=100nF 时,T≈1ms 。
2.2 计数器
计数器——用于统计输入脉冲 CP 个数的电路。
计数器的分类:按照计数进制可分为二进制计数器和非二进制计数器;按数字的增减趋
势可分为加法计数器、减法计数器和可逆计数器;按计数器中触发器是否与计数脉冲同步可
分为同步计数器和异步计数器。
此次设计电子钟统一使用 74LS161 计数芯片。74LS161 是一种 4 位二进制同步加法计
数器。(采用下降沿触发方式)
使能
EP
ET
X
时
钟
CP
X
D3
X
清
零
RD
0
1
1
预
置
LD
X
0
1
X
X
0
74LS161的功能表
预置数据输入
输出
D2
X
d2
X
D1
X
d1
X
D0
X
d0
X
Q3
0
d3
Q2
0
d2
Q1
0
d1
Q0
0
d0
保持
工作
模式
异步
清零
同步
置数
数据
保持
X ↓ d3
X
X
X
罗韬 数字电子钟设计
1
1
1
1
X
1
0
X
X
1 ↓ X
X
X
X
X
X
X
保持
计数
数据
保持
加法
计数
2.2.1 分秒位实现六十进制
电子钟的分秒位是六十进制,在 Multisim 中电路设计如图:
U1(秒数个位)芯片 CP 端接多谐振荡器,通过与非门实现同步置数、与门与非门共同作
用实现向高位进一。各芯片 EP、ET、LOAD 端直接接 5V 电源。
2.2.2 小时位实现二十四进制
电 子 钟 的 小 时 位 是 六 十 进 制 , 在 Multisim 中 电 路 设 计 如 图 :
罗韬 数字电子钟设计
同样通过与非门实现同步置数、与门与非门共同作用实现向高位进一。各芯片 EP、ET、
LOAD 端直接接 5V 电源。
2.3 译码器和显示器
2.3.1 译码器
译码器——将输入的代码转换成特定的输出信号。
七段显示译码器 74LS48 是一种与共阴极数字显示器配合使用的集成译码器,它的功能是
将输入的 4 位二进制代码转换成显示器所需要的七个段信号 a~g。
a~g 为译码输出端,与显示器端口一一对应相接。
芯片如下图:
具体功能表如下:
功能
(输
入)
0
1
2
3
4
5
6
7
8
9
LT
1
1
1
1
1
1
1
1
1
1
74LS48 的逻辑功能表
输入
RBI
1
X
X
X
X
X
X
X
X
X
A3
0
0
0
0
0
0
0
0
1
1
A2
0
0
0
0
1
1
1
1
0
0
A1
0
0
1
1
0
0
1
1
0
0
A0
0
1
0
1
0
1
0
1
0
1
输入/
输出
BI/RBO
显示
字体
1
1
1
1
1
1
1
1
1
1
0
1
2
3
4
5
6
7
8
9
罗韬 数字电子钟设计
1
1
1
1
1
1
X
0
X
0
0
1
1
1
1
X
0
X
1
1
0
0
1
1
X
0
X
0
1
0
1
1
X
0
X
1
1
1
1
1
1
0
0
1
-
-
-
-
-
8
10
11
12
13
14
15
灭灯
灭零
实灯
1
1
1
1
1
1
X
1
0
X
X
X
X
X
X
X
0
X
我们只用到十进制显示即可。
2.3.2 七段数码管
可将经过译码器译码后的输入信号直观地显示出来,需注意的是,CA 型七段数码管一端
接电源,而 CK 型则接地,a~g 端需先接电阻(1KΩ即可)后才能与译码器相接。
颜色自选。
2.4 其他元器件
还需电源、电阻(1KΩ)、开关、二极管若干。
罗韬 数字电子钟设计
三、虚拟实验平台与仿真
Multisim 是美国国家仪器(NI)有限公司推出的以 Windows 为基础的仿真工具,适用于
板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言
输入方式,具有丰富的仿真分析能力。
本次设计实验采用 Multisim10 汉化版本。
3.1 基本数字时钟的实现
未加任何控制端,没有暂停和校对功能,最基础的数字时钟的设计电路图如下:
3.2 拥有暂停功能、校对功能的数字时钟
通过与门实现暂停功能和校对功能,能分别对小时位,分钟位,秒钟位进行校对。当断
开 J1 开关,时钟将停止计数,并保持时刻的显示。最高能以每 10 秒的校对精确度对时钟进
行校对,每断开一次开关,将产生一次下降沿,并使计数器进 1。校正完成后需将所有的开
关都呈闭合状态。
具体电路设计图如下: