第1页 / 共1343页
第2页 / 共1343页
第3页 / 共1343页
第4页 / 共1343页
第5页 / 共1343页
第6页 / 共1343页
第7页 / 共1343页
第8页 / 共1343页
AT91SAM9G45 中文芯片手册.pdf
首页
翻译声明
特点
1. 描述
2. 模块结构图
3. 信号描述
4. 引脚和封装
4.1 324-ball LFBGA封装机械特性描述
4.2 TFBGA封装引脚
5. 电源
5.1 电源供电
6. 存储空间
6.1 存储空间映射
6.2 内置存储单元
6.2.1 内部SRAM
6.2.2 TCM接口
6.2.3 内部ROM
7. 系统控制器
7.1 系统控制器映射表
7.2 系统控制器模块结构图
7.3 芯片标识
7.4 备份部分
8. 外设
8.1 外设映射表
8.2 外设标识符
8.3 外设中断和时钟控制
8.3.1 系统中断
8.3.2 外部中断
8.4 I/O引脚的外设复用
8.4.1 PIO控制器A复用
8.4.2 PIO控制器B复用
8.4.3 PIO控制器C复用
8.4.4 PIO控制器D复用
8.4.5 PIO控制器E复用
9. ARM926EJ-S处理器概述
9.1 描述
9.2 特点
9.3模块结构图
9.4 ARM926EJ-S微处理器
9.4.1 ARM9EJ-S工作状态
9.4.2 切换状态
9.4.3 指令流水线
9.4.4 内存访问
9.4.5 Jazelle技术
9.4.6 ARM926EJ-S工作模式
9.4.7 ARM926EJ-S寄存器
9.4.7.1 状态寄存器
9.4.7.2 异常
9.4.7.3 异常的类型和优先级
9.4.7.4 异常模式和处理
9.4.8 ARM指令集概述
9.4.9 新的ARM指令集
9.4.10 Thumb指令集概述
9.5 CP15协处理器
9.5.1 CP15寄存器访问
9.6 内存管理单元
9.6.1 访问控制逻辑
9.6.2 转换映射表
9.6.3 通过硬件进行转换
9.6.4 MMU 错误
9.7 高速缓存和写缓冲
9.7.1 指令缓存
9.7.2 数据缓存和写缓冲
9.7.2.1 DCache
9.7.2.2 写缓冲
9.7.2.3 写通过操作
9.7.2.4 写回操作
9.8 紧凑-结合内存接口
9.8.1 TCM描述
9.8.2 启用和禁止TCM
9.8.3 TCM映射
9.9 总线接口单元
9.9.1 支持的传输
9.9.2 Thumb指令取
9.9.3 地址对齐
10. AT91SAM9G45调试和测试
10.1 描述
10.2 模块特点
10.3 模块结构图
10.4 应用例子
10.4.1 调试环境
10.4.2 测试环境
10.5 调试和测试引脚描述
10.6 功能描述
10.6.1 测试引脚
10.6.2 EmbeddedICE
10.6.3 JTAG信号描述
10.6.4 调试单元
10.6.5 IEEE 1149.1 JTAG边界扫描
10.6.6 JID码寄存器
11. 启动阶段
11.1 启动程序
11.2 流程图
11.3 设备初始化
11.3.1 启用时的时钟
11.3.2 初始化步骤
11.4 NVM启动
11.4.1 NVM启动程序描述
11.4.2 检测有效代码
11.4.2.1 ARM异常向量检测
11.4.2.2 检测boot.bin文件
11.4.3 NVM启动步骤
11.4.3.1 从NAND Flash启动
11.4.3.2 从SD卡启动
11.4.3.3 从SPI Flash启动
11.4.3.4 从TWI EEPROM启动
11.4.4 硬件和软件之间的约束
11.5 SAM-BA监视器
11.5.1 命令列表
11.5.2 DBUG 串口
11.5.2.1 支持的外部晶振/外部时钟
11.5.2.2 Xmodem协议
11.5.3 USB设备接口
11.5.3.1 支持的外部晶振/外部时钟
11.5.3.2 USB类
11.5.3.3 枚举过程
11.5.3.4 通信端点
12. 复位控制器（RSTC）
12.1 描述
12.2 模块特点
12.4 功能描述
12.4.1 复位控制器概述
12.4.2 NRST管理单元
12.4.2.1 NRST信号或中断
12.4.2.2 NRST外部复位控制
12.4.3 BMS采样
12.4.4 复位状态
12.4.4.1 一般复位
12.4.4.2 唤醒复位
12.4.4.3 用户复位
12.4.4.4 软件复位
12.4.4.5 看门狗复位
12.4.5 复位状态属性
12.4.6 复位控制状态寄存器
12.5 复位控制器用户接口
12.5.1 复位控制器控制寄存器
12.5.2 复位控制器状态寄存器
12.5.3 复制寄存模式寄存器
13. 实时时钟（RTT）
13.1 描述
13.2 模块特点
13.3 模块结构图
13.4 功能描述
13.5 实时时钟用户接口
13.5.1 实时时钟模式寄存器
13.5.2 实时时钟报警寄存器
13.5.3 实时时钟值寄存器
13.5.4 实时时钟状态寄存器
14. 周期间隔定时器（PIT）
14.1 描述
14.2 模块特点
14.3 模块结构图
14.4 功能描述
14.5 周期间隔定时器用户接口
14.5.1 周期间隔模式寄存器
14.5.2 周期间隔状态寄存器
14.5.3 周期间隔计数值寄存器
14.5.4 周期间隔计数镜像寄存器
15. 看门狗定时器（WDT）
15.1 描述
15.2 模块特点
15.3 模块结构图
15.4 功能描述
15.5 看门狗用户接口
15.5.1 看门狗控制寄存器
15.5.2 看门狗模式寄存器
15.5.3 看门狗状态寄存器
16. 关机控制器（SHDWC）
16.1 描述
16.2 模块特点
16.3 模块结构图
16.4 I/O引脚描述
16.5 模块依赖
16.5.1 电源管理
16.6 功能描述
16.7 关机控制器用户接口
16.7.1 关机控制寄存器
16.7.2 关机模式寄存器
16.7.3 关机状态寄存器
17. 通用备份寄存器（GPBR）
17.1 描述
17.2 模块特点
17.3 通用备份寄存器用户接口
17.3.1 通用备份寄存器x
18. 总线矩阵（MATRIX）
18.1 描述
18.2 模块特点
18.2.1 矩阵主控器
18.2.2 矩阵从设备
18.2.3 主控器到从设备的访问
18.3 内存映射
18.4 特殊的总线转让机制
18.4.1 无默认主控器
18.4.2 最后的访问主控器
18.4.3 固定默认主控器
18.5 仲裁
18.5.1 仲裁原理
18.5.1.1 未定义长度突发仲裁
18.5.1.2 插槽周期限制仲裁
18.5.2 仲裁优先调度
18.5.2.1 固定优先级仲裁
18.5.2.2 Round-Robin仲裁
18.6 写保护寄存器
18.7 总线矩阵用户接口
18.7.1 总线矩阵主控制配置寄存器
18.7.2 总线矩阵从设备配置寄存器
18.7.3 总线矩阵从设备优先级寄存器A
18.7.4 总线矩阵从设备优先级寄存器B
18.7.5 总线矩阵主控重映射控制寄存器
18.7.6 芯片配置用户接口
18.7.6.1 总线矩阵TCM配置寄存器
18.7.6.2 总线矩阵DDR多口寄存器
18.7.6.3 EBI片选寄存器
18.7.7 写保护模式寄存器
18.7.8 写保护状态寄存器
19. 外部存储器
19.1 可编程的I/O电平和驱动电平
19.1.1 外部总线接口
19.2 DDR2控制器
19.2.1 描述
19.2.2 模块特点
19.2.2.1 DDR2/LPDDR控制器
19.2.4 I/O引脚描述
19.2.5 模块依赖
19.2.6 移植例子
19.2.6.1 硬件配置
19.2.6.2 软件配置
19.3 外部总线接口
19.3.1 描述
19.3.2 模块特点
19.3.2.1 外部总线接口
19.3.2.2 静态存储控制器
19.3.2.3 DDR2/SDR控制器
19.3.2.4 Nand Flash错误检验码控制器
19.3.5 应用例子
19.3.5.1 硬件接口
19.3.5.2 连接例子
19.3.6 模块依赖
19.3.6.1 I/O引脚
19.3.7 功能描述
19.3.7.1 总线复用
19.3.7.2 上拉控制
19.3.7.3 静态存储控制器
19.3.7.4 DDR2SDRAM控制器
19.3.7.5 ECC控制器
19.3.7.6 支持CompactFlash
19.3.7.7 支持Nand Flash
19.3.8 移植例子
19.3.8.1 EBI上的2X8位DDR2
19.3.8.2 16-位SDRAM
19.3.8.3 2X16-位SDRAM
19.3.8.4 8-位Nand Flash
19.3.8.5 16-位Nand Flash
19.3.8.6 NCS0上的Nor Flash
19.3.8.7 CompactFlash
19.3.8.8 CompactFlash True IDE
20. 静态存储控制器（SMC）
20.1 描述
20.2 I/O引脚描述
20.3 复用信号
20.4 应用例子
20.4.1 硬件接口
20.5 模块依赖
20.5.1 I/O引脚
20.6 外部内存映射
20.7 连接到外部设备
20.7.1 总线宽度
20.7.2 字节写或者字节选择访问
20.7.2.1 字节写访问
20.7.2.2 字节选择访问
20.7.2.3 信号复用
20.8 标准读和写协议
20.8.1 读操作波形
20.8.1.1 NRD波形
20.8.1.2 NCS波形
20.8.1.3 读周期
20.8.1.4 空建立和保持延时
20.8.1.5 空脉冲
20.8.2 读模式
20.8.2.1 由NRD控制的读操作（READ_MODE=1）
20.8.2.2 由NCS控制的读操作（READ_MODE=0）
20.8.3 写波形
20.8.3.1 NWE波形
20.8.3.2 NCS波形
20.8.3.3 写周期
20.8.3.4 空建立和保持延时
20.8.3.5 空脉宽
20.8.4 写模式
20.8.4.1 通过NWE控制写（WRITE_MODE=1）
20.8.4.2 由NCS控制的写操作（WRITE_MODE=0）
20.8.5 时序参数
20.8.6 时序参数的复位值
20.8.7 使用限制
20.9 自动等待状态
20.9.1 片选等待
20.9.2 预读等待状态
20.9.3 重新加载用户配置的等待状态
20.9.3.1 用户过程
20.9.3.2 低速时钟模式传输
20.9.4 读到写的等待状态
20.10 数据浮动等待状态
20.10.1 READ_MODE
20.10.2 TDF优化启用（TDF_MODE=1）
20.10.3 TDF优化禁用（TDF_MODE=0）
20.11 外部等待
20.11.1 限制
20.11.2 冻结模式
20.11.3 准备模式
20.11.4 NWAIT延时和读/写时序
20.12 低速时钟模式
20.12.1 低速时钟模式波形
20.12.2 从低速时钟模式切换到一般模式/从一般模式切换到低速时钟模式
20.13 异步页模式
20.13.1 页模式下的协议和时序
20.13.2 页模式下字节访问类型
20.13.3页模式限制
20.13.4序列和非序列访问
20.14 可编程IO延时
20.15 静态存储控制器用户接口
20.15.1 SMC建立寄存器
20.15.2 SMC脉宽寄存器
20.15.3 SMC周期寄存器
20.15.4 SMC模式寄存器
20.15.5 SMC延时IO寄存器
21. DDR/SDR SDRAM控制器（DDRSDRC）
21.1 描述
21.2 DDRSDRC模块结构图
21.3 模块依赖
21.3.1 SDR-SDRAM初始化
21.3.2 低功耗DDR1-SDRAM初始化
21.3.3 DDR2-SDRAM初始化
21.4 功能描述
21.4.1 SDRAM控制器写周期
21.4.2 SDRAM控制器读周期
21.4.3 刷新（自动刷新命令）
21.4.4 电源管理
21.4.4.1 自刷新模式
21.4.4.2 掉电模式
21.4.4.3 深度掉电模式
21.4.4.4 复位模式
21.4.5 多口功能
21.4.6 写保护寄存器
21.5 软件接口/SDRAM结构，地址映射
21.5.1 16-位存储数据总线宽度的SDRAM地址映射
21.5.2 32-位存储数据总线宽度的SDRAM地址映射
21.6 可编程IO延时
21.7 DDR-SDRAM控制器用户接口
21.7.1 DDRSDRC模式寄存器
21.7.2 DDRSDRC刷新时间寄存器
21.7.3 DDRSDRC配置寄存器
21.7.4 DDRSDRC时序0寄存器
21.7.5 DDRSDRC时序1寄存器
21.7.6 DDRSDRC时序2寄存器
21.7.7 DDRSDRC低功耗寄存器
21.7.8 DDRSDRC存储设备寄存器
21.7.9 DDRSDRC DLL寄存器
21.7.10 DDRSDRC高速寄存器
21.7.11 DDRSDRC延时I/O寄存器
21.7.12 DDRSDRC驱动强度I/O寄存器
21.7.13 DDRSDRC写保护模式寄存器
21.7.14 DDRSDRC写保护状态寄存器
22. 错误检验码控制器（ECC）
22.1 描述
22.2 模块结构图
22.3 功能描述
22.3.1 写访问
22.3.2 读访问
22.4 错误校验码控制器用户接口
22.4.1 ECC控制寄存器
22.4.2 ECC模式寄存器
22.4.3 ECC状态寄存器1
22.4.4 ECC状态寄存器2
22.5 512/1024/2048/4096字节页一个ECC寄存器
22.5.1 ECC校验寄存器0
22.5.2 ECC校验寄存器1
22.6 512字节或者512/2048/4096字节页一个ECC寄存器，8-位字
22.6.1 ECC校验寄存器0
22.6.2 ECC校验寄存器1
22.6.3 ECC校验寄存器2
22.6.4 ECC校验寄存器3
22.6.5 ECC校验寄存器4
22.6.6 ECC校验寄存器5
22.6.7 ECC校验寄存器6
22.6.8 ECC校验寄存器7
22.7 256字节或者512/2048/4096字节页一个ECC寄存器，8-位字
22.7.1 ECC校验寄存器0
22.7.2 ECC校验寄存器1
22.7.3 ECC校验寄存器2
22.7.4 ECC校验寄存器3
22.7.5 ECC校验寄存器4
22.7.6 ECC校验寄存器5
22.7.7 ECC校验寄存器6
22.7.8 ECC校验寄存器7
22.7.9 ECC校验寄存器8
22.7.10 ECC校验寄存器9
22.7.11 ECC校验寄存器10
22.7.12 ECC校验寄存器11
22.7.13 ECC校验寄存器12
22.7.14 ECC校验寄存器13
22.7.15 ECC校验寄存器14
22.7.16 ECC校验寄存器15
23. 外设DMA控制器（PDC）
23.1 描述
23.2 功能特点
23.3 模块结构图
23.4 功能描述
23.4.1 配置
23.4.2 存储器指针
23.4.3 传输计数器
23.4.4 数据传输
23.4.5 PDC标志位和外设状态寄存器
23.4.5.1 接收传输完成
23.4.5.2 发送传输完成
23.4.5.3 接收缓冲填满
23.4.5.4 发送缓冲清空
23.5 外设DMA控制器用户接口
23.5.1 接收指针寄存器
23.5.2 接收计数寄存器
23.5.3 发送指针寄存器
23.5.4 发送计数寄存器
23.5.5 接收下一指针寄存器
23.5.6 接收下一计数寄存器
23.5.7 发送下一指针寄存器
23.5.8 发送下一计数寄存器
23.5.9 传输控制寄存器
23.5.10 传输状态寄存器
24. 时钟生成器
24.1 描述
24.2 模块特点
24.3 低速时钟晶振
24.4 低速时钟RC晶振
24.5 低速时钟选择
24.5.1 从内部RC晶振切换到32768Hz晶振
24.5.2 旁路32768Hz晶振
24.5.3 从32768Hz晶振切换到内部RC晶振
24.5.4 低速时钟配置寄存器
24.6 主晶振
24.6.1 主晶振连接
24.6.2 主晶振启动时间
24.6.3 主晶振控制
24.6.4 主晶振旁路
24.7 分频器和PLLA模块
24.7.1 分频器和锁相环编程
24.8 UTMI偏置和锁相环编程
25. 电源管理控制器（PMC）
25.1 描述
25.2 模块特点
25.2.1 主应用模式
25.2.1.1 正常模式
25.2.1.2 USB HS和LP-DDR模式
25.2.1.3 非UDP HS，UHP FS和DDR2模式
25.3 主控时钟控制器
25.4 处理器时钟控制器
25.5 USB Device和Host时钟
25.6 LP-DDR/DDR2时钟
25.7 外设时钟控制器
25.8 可编程时钟输出控制器
25.9 编程序列
25.10 时钟切换详细信息
25.10.1 主控时钟切换时间
25.10.2 时钟切换波形
25.11 电源管理控制器用户接口
25.11.1 PMC系统时钟开启寄存器
25.11.2 PMC系统时钟关闭寄存器
25.11.3 PMC系统时钟状态寄存器
25.11.4 PMC外设时钟开启寄存器
25.11.5 PMC外设时钟关闭寄存器
25.11.6 PMC外设时钟状态寄存器
25.11.7 PMC UTMI时钟配置寄存器
25.11.8 PMC时钟生成主晶振寄存器
25.11.9 PMC时钟生成主时钟频率寄存器
25.11.10 PMC时钟生成PLLA寄存器
25.11.11 PMC USB时钟寄存器
25.11.12 PMC主控时钟寄存器
25.11.13 PMC可编程时钟寄存器
25.11.14 PMC可编程时钟寄存器
25.11.15 PMC中断禁止寄存器
25.11.16 PMC状态寄存器
25.11.17 PMC状态寄存器
25.11.18 PLL充电泵电流寄存器
26. 高级中断控制器（AIC）
26.1 描述
26.2 模块特点
26.3 模块结构图
26.4 应用模块结构图
26.5 AIC详细模块结构图
26.6 I/O引脚描述
26.7 模块依赖
26.7.1 I/O引脚
26.7.2 电源管理
26.7.3 中断源
26.8 功能描述
26.8.1 中断源控制
26.8.1.1 中断源模式
26.8.1.2 中断源允许
26.8.1.3 中断清0和设置
26.8.1.4 中断状态
26.8.1.5 内部中断源输入阶段
26.8.1.6 外部中断源输入阶段
28.6.2 中断延时
26.8.2.1 外部中断边沿触发源
26.8.2.2 外部中断电平敏感源
26.8.2.3 内部中断边沿触发源
26.8.2.4 内部中断电平敏感源
26.8.3 一般中断
26.8.3.1 优先级控制器
26.8.3.2 中断嵌套
26.8.3.3 中断向量
26.8.3.4 中断处理
26.8.4 快速中断
26.8.4.1 快速中断源
26.8.4.2 快速中断控制
26.8.4.3 快速中断向量
26.8.4.4 快速中断处理
26.8.4.5 快速强制
26.8.5 保护模式
26.8.6 伪中断
26.8.7 一般中断屏蔽
26.9 高级中断控制器用户接口
26.9.1 基地址
26.9.2 AIC源模式寄存器
26.9.3 AIC源向量寄存器
26.9.4 AIC中断向量寄存器
26.9.5 AIC FIQ向量寄存器
26.9.6 AIC中断状态寄存器
26.9.7 AIC中断请求寄存器
26.9.8 AIC中断屏蔽寄存器
26.9.9 AIC内核中断状态寄存器
26.9.10 AIC中断允许命令寄存器
26.9.11 AIC中断禁止命令寄存器
26.9.12 AIC中断清0命令寄存器
26.9.13 AIC中断设置命令寄存器
26.9.14 AIC中断结束命令寄存器
26.9.15 AIC伪中断向量寄存器
26.9.16 AIC调试控制寄存器
26.9.17 AIC快速强制允许寄存器
26.9.18 AIC快速强制禁止寄存器
26.9.19 AIC快速强制状态寄存器
27. 调试单元（DBGU）
27.1 描述
27.2 模块特点
27.3 模块结构图
27.4 模块依赖
27.4.1 I/O引脚
27.4.2 电源管理
27.4.3 中断源
27.5 UART操作
27.5.1 波特率生成器
27.5.2 接收器
27.5.2.1 接收器复位，开启和关闭
27.5.2.2 开始检测和数据采样
27.5.2.3 接收器就绪
27.5.2.4 接收器溢出
27.5.2.5 校验错误
27.5.2.6 接收器帧错误
27.5.3 发送器
27.5.3.1 发送器复位，开启和关闭
27.5.3.2 发送格式
27.5.3.3 发送控制
27.5.4 外设数据控制器
27.5.5 测试模式
27.5.6 支持调试通讯通道
27.5.7 芯片标识
27.5.8 ICE访问保护
27.6 调试单元用户接口
27.6.1 调试单元控制寄存器
27.6.2 调试单元模式寄存器
27.6.3 调试单元中断允许寄存器
27.6.4 调试单元中断禁止寄存器
27.6.5 调试单元中断屏蔽寄存器
27.6.6 调试单元状态寄存器
27.6.7 调试单元接收保持寄存器
27.6.8 调试单元发送保持寄存器
27.6.9 调试单元波特率产生寄存器
27.6.10 调试单元芯片ID寄存器
27.6.11 调试单元芯片ID扩展寄存器
27.6.12 调试单元强制NTRST寄存器
28. 并行输入/输出控制器（PIO）
28.1 描述
28.2 模块特点
28.3 模块结构图
28.4 模块依赖
28.4.1 引脚复用
28.4.2 外部中断引脚
28.4.3 电源管理
28.4.4 中断产生
28.5 功能描述
28.5.1 上拉电阻控制
28.5.2 I/O引脚或者外设功能选择
28.5.3 外设A或者B的选择
28.5.4 输出控制
28.5.5 同步数据输出
28.5.6 多驱动控制（开漏）
28.5.7 输出引脚时序
28.5.8 输入
28.5.9 输入噪声过滤
28.5.10 输入改变中断
28.6 I/O引脚编程例子
28.7 并行输入/输出控制器用户接口
28.7.1 PIO控制器PIO允许寄存器
28.7.2 PIO控制器PIO禁止寄存器
28.7.3 PIO控制器PIO状态寄存器
28.7.4 PIO控制器输出允许寄存器
28.7.5 PIO控制器输出禁止寄存器
28.7.6 PIO控制器输出状态寄存器
28.7.7 PIO控制器输入过滤允许寄存器
28.7.8 PIO控制器输入过滤禁止寄存器
28.7.9 PIO控制器输入过滤状态寄存器
28.7.10 PIO控制器设置输出数据寄存器
28.7.11 PIO控制器清除输出数据寄存器
28.7.12 PIO控制器输出数据状态寄存器
28.7.13 PIO控制器引脚数据状态寄存器
28.7.14 PIO控制器中断允许寄存器
28.7.15 PIO控制器中断禁止寄存器
28.7.16 PIO控制器中断屏蔽寄存器
28.7.17 PIO控制器中断状态寄存器
28.7.18 PIO控制器多驱动允许寄存器
28.7.19 PIO控制器多驱动禁止寄存器
28.7.20 PIO控制器多驱动状态寄存器
28.7.21 PIO上拉禁止寄存器
28.7.22 PIO上拉允许寄存器
28.7.23 PIO上拉状态寄存器
28.7.24 PIO外设A选择寄存器
28.7.25 PIO外设B选择寄存器
28.7.26 PIO外设AB状态寄存器
28.7.27 PIO输出写允许寄存器
28.7.28 PIO输出写禁止寄存器
28.7.29 PIO输出写状态寄存器
29. 串行外设接口（SPI）
29.1 描述
29.2 模块特点
29.3 模块结构图
29.4 应用模块结构图
29.5 信号描述
29.6 模块依赖
29.6.1 I/O引脚
29.6.2 电源管理
29.6.3 中断
29.6.4 外设DMA控制器（PDMA）直接存储访问控制器（DMAC）
29.7 功能描述
29.7.1 操作模式
29.7.2 数据传输
29.7.3 主控模式操作
29.7.3.1 主控模式模块结构图
29.7.3.2 主控时钟流程图
29.7.3.3 时钟生成器
29.7.3.4 传输延时
29.7.3.5 外设选择
29.7.3.6 SPI外设DMA控制器（PDC）
29.7.3.7 传输大小
29.7.3.8 SPI直接访问存储控制器（DMAC）
29.7.3.9 外设片选解码
29.7.3.10 不使用PDCDMAC的外设片选撤消
29.7.3.11 使用PDC撤消外设片选
29.7.3.12 使用DMAC撤消外设片选
29.7.3.13 模式错误检测
29.7.4 SPI从设备模式
29.8 串行外设接口用户接口
29.8.1 SPI控制寄存器
29.8.2 SPI模式寄存器
29.8.3 SPI接收数据寄存器
29.8.4 SPI发送数据寄存器
29.8.5 SPI状态寄存器
29.8.6 SPI中断允许寄存器
29.8.7 SPI中断禁止寄存器
29.8.8 SPI中断屏蔽寄存器
29.8.9 SPI片选寄存器
30. 2线接口（TWI）
30.1 描述
30.2 模块特点
30.3 缩略语列表
30.4 模块结构图
30.5 应用模块结构图
30.5.1 I/O引脚描述
30.6 模块依赖
30.6.1 I/O引脚
30.6.2 电源管理
30.6.3 中断
30.7 功能描述
30.7.1 传输格式
30.7.2 工作模式
30.8 主控器模式
30.8.1 定义
30.8.2 应用模块结构图
30.8.3 设置主控器模式
30.8.4 主控器发送模式
30.8.5 主控器接收模式
30.8.6 内部地址
30.8.6.1 7位从设备寻址
30.8.6.2 10位从设备地址
30.8.7 SMBUS快速命令（仅限于主控模式）
30.8.8 读写流程图
30.9 多主控器模式
30.9.1 描述
30.9.2 不同的多主控器模式
30.9.2.1 TWI只作为主控器
30.9.2.2 TWI作为主控器或者从设备
30.10 从设备模式
30.10.1 定义
30.10.2 应用模块结构图
30.10.3 设置为从设备模式
30.10.4 接收数据
30.10.4.1 读序列
30.10.4.2 写序列
30.10.4.3 时钟同步序列
30.10.4.4 一般呼叫
30.10.5 数据传输
30.10.5.1 读操作
30.10.5.2 写操作
30.10.5.3 一般呼叫
30.10.5.4 时钟同步
30.10.5.5 读模式的时钟同步
30.10.5.6 写模式的时钟同步
30.10.5.7 重复开始后颠倒
30.10.5.8 读写颠倒
30.10.5.9 写读颠倒
30.10.6 读写流程图
30.11 2线接口用户接口
30.11.1 TWI控制寄存器
30.11.2 TWI主控模式寄存器
30.11.3 TWI从设备模式寄存器
30.11.4 TWI内部地址寄存器
30.11.5 TWI时钟波形生成寄存器
30.11.6 TWI状态寄存器
30.11.7 TWI中断允许寄存器
30.11.8 TWI中断禁止寄存器
30.11.9 TWI中断屏蔽寄存器
30.11.10 TWI接收保持寄存器
30.11.11 TWI发送保持寄存器
31. 通用同步异步收发器（USART）
31.1 描述
31.2 模块特点
31.3 模块结构图
31.4 应用模块结构图
31.5 I/O引脚描述
31.6 模块依赖
31.6.1 I/O引脚
31.6.2 电源管理
31.6.3 中断
31.7 功能描述
31.7.1 波特率生成器
31.7.1.1 异步模式的波特率
31.7.1.2 波特率计算例子
31.7.1.3 异步模式的分数波特率
31.7.1.4 同步模式的波特率
31.7.2 接收器和发送器控制
31.7.3 同步和异步模式
31.7.3.1 发送操作
31.7.3.2 曼彻斯特编码
31.7.3.3 漂移补偿
31.7.3.4 异步接收器
31.7.3.5 曼彻斯特解码
31.7.3.6 射频接口：曼彻斯特编码USART应用
31.7.3.7 同步接收器
31.7.3.8 接收器操作
31.7.3.9 校验
31.7.3.10 多字节丢弃模式
31.7.3.11 发送器时间保护
31.7.3.12 接收器超时
31.7.3.13 帧错误
31.7.3.14 发送断点
31.7.3.15 接收断点
31.7.3.16 硬件握手
31.7.4 ISO7816
31.7.4.1 ISO7816模式概述
31.7.4.2 协议T=0
31.7.4.3 接收错误计数器
31.7.4.4 禁止接收NACK
31.7.4.5 发送字符重复
31.7.4.6 禁止连续接收NACK
31.7.4.7 协议T=1
31.7.5 IrDA模式
31.7.5.1 IrDA调制
31.7.5.2 IrDA波特率
31.7.5.3 IrDA解调器
31.7.6 RS485模式
31.7.7 测试模式
31.7.7.1 正常模式
31.7.7.2 自动回显模式
31.7.7.3 本地环路模式
31.7.7.4 远程环路模式
31.8 通用同步异步收发用户接口
31.8.1 USART控制寄存器
31.8.2 USART模式寄存器
31.8.3 USART中断允许寄存器
31.8.4 USART中断禁止寄存器
31.8.5 USART中断屏蔽寄存器
31.8.6 USART通道状态寄存器
31.8.7 USART接收保持寄存器
31.8.8 USART发送保持寄存器
31.8.9 USART波特率生成寄存器
31.8.10 USART接收超时寄存器
31.8.11 USART发送时间监控寄存器
31.8.12 USART FI DI比寄存器
31.8.13 USART错误数寄存器
31.8.14 USART IrDA过滤寄存器
31.8.15 USART曼彻斯特配置寄存器
32. 同步串行控制器（SSC）
32.1 描述
32.2 模块特点
32.3 模块结构图
32.4 应用模块结构图
32.5 引脚名称列表
32.6 模块依赖
32.6.1 I/O引脚
32.6.2 电源管理
32.6.3 中断
32.7 功能描述
32.7.1 时钟管理
32.7.1.1 时钟分频器
32.7.1.2 发送器时钟管理
32.7.1.3 接收器时钟管理
32.7.1.4 串行时钟比例考虑
32.7.2 发送器操作
32.7.3 接收器操作
32.7.4 开始
32.7.5 帧同步
32.7.5.1 帧同步数据
32.7.5.2 帧同步边沿检测
32.7.6 接收比较模式
32.7.6.1 比较功能
32.7.7 数据格式
32.7.8 环路模式
32.7.9 中断
32.8 SSC应用例子
32.9 同步串行控制器用户接口
32.9.1 SSC控制寄存器
32.9.2 SSC时钟模式寄存器
32.9.3 SSC接收时钟模式寄存器
32.9.4 SSC接收帧模式寄存器
32.9.5 SSC发送时钟模式寄存器
32.9.6 SSC发送帧模式寄存器
32.9.7 SSC接收保持寄存器
32.9.8 SSC发送保持寄存器
32.9.9 SSC接收同步保持寄存器
32.9.10 SSC发送同步保持寄存器
32.9.11 SSC接收比较寄存器0
32.9.12 SSC接收比较寄存器1
32.9.13 SSC状态寄存器
32.9.14 SSC中断使能寄存器
32.9.15 SSC中断禁止寄存器
32.9.16 SSC中断屏蔽寄存器
33. 计时器（TC）
33.1 描述
33.2 模块特点
33.3 模块结构图
33.4 引脚名称列表
33.5 模块依赖
33.5.1 I/O引脚
33.5.2 电源管理
33.5.3 中断
33.6 功能描述
33.6.1 TC描述
33.6.2 16位计数器
33.6.3 时钟选择
33.6.4 时钟控制
33.6.5 TC操作模式
33.6.6 触发
33.6.7 捕捉操作模式
33.6.8 捕捉寄存器A和B
33.6.9 触发条件
33.6.10 波形工作模式
33.6.11 波形选择
33.6.11.1 WAVSEL=00
33.6.11.2 WAVSEL=10
33.6.11.3 WAVSEL=01
33.6.11.4 WAVSEL=11
33.6.12 外部事件/触发情况
33.6.13 输出控制器
33.7 计时器用户接口
33.7.1 TC模块控制寄存器
33.7.2 TC模块模式寄存器
33.7.3 TC通道控制寄存器
33.7.4 TC通道模式寄存器：捕捉模式
33.7.5 TC通道模式寄存器：波形模式
33.7.6 TC计数器值寄存器
33.7.7 TC寄存器A
33.7.8 TC寄存器B
33.7.8 TC寄存器C
33.7.10 TC状态寄存器
33.7.11 TC中断允许寄存器
33.7.12 TC中断禁止寄存器
33.7.13 TC中断屏蔽寄存器
34. 高速多媒体卡接口（HSMCI）
34.1 描述
34.2 模块特点
34.3 模块结构图
34.4 应用模块结构图
34.5 引脚名称列表
34.6 模块依赖
34.6.1 I/O引脚
34.6.2 电源管理
34.6.3 中断
34.7 总线技术
34.8 高速多媒体卡操作
34.8.1 命令-响应操作
34.8.2 数据传输操作
34.8.3 读操作
34.8.4 写操作
34.8.5 使用DMA的WRITE_SINGLE_BLOCK操作
34.8.6 使用DMA控制器的READ_SINGLE_BLOCK操作
34.8.6.1 块长度为块的4倍
34.8.6.2 块长度不是4的倍数，不使用填充（HSMCI_DMA寄存器的ROPT域设置为0）
34.8.6.3 块长度不为4的倍数，带填充值（HSMCI_DMA寄存器的ROPT域设置为1）
34.8.7 WRITE_MULTIPLE_BLOCK
34.8.7.1 每个块一个描述符
34.8.8 READ_MULTIPLE_BLOCK
34.8.8.1 块长度为4的倍数
34.8.8.2 块长度不为4的倍数（HSMCI_DMA寄存器的ROPT域设置为0）
34.8.8.3 块长度不为4的倍数（HSMCI_DMA寄存器的ROPT域设置为1）
34.9 SD/SDIO卡操作
34.9.1 SDIO数据传输类型
34.9.2 SDIO中断
34.10 CE-ATA操作
34.10.1 执行ATA轮询命令
34.10.2 执行ATA中断命令
34.10.3 中止ATA命令
34.10.4 CE-ATA错误恢复
34.11 HSMCI启动操作模式
34.11.1 启动步骤，处理器模式
34.11.2 启动步骤，DMA模式
34.12 HSMCI传输完成时间
34.12.1 定义
34.12.2 读访问
34.12.3 写访问
34.13 多媒体卡接口用户接口
34.13.1 HSMCI控制寄存器
34.13.2 HSMCI模式寄存器
34.13.3 HSMCI数据超时寄存器
34.13.4 HSMCI SD卡/SDIO寄存器
34.13.5 HSMCI参数寄存器
34.13.6 HSMCI命令寄存器
34.13.7 HSMCI块寄存器
34.13.8 HSMCI完成信号超时寄存器
34.13.9 HSMCI响应寄存器
34.13.10 HSMCI接收数据寄存器
34.13.11 HSMCI发送数据寄存器
34.13.12 HSMCI状态寄存器
34.13.13 HSMCI中断允许寄存器
34.13.14 HSMCI中断允许寄存器
34.13.15 HSMCI中断允许寄存器
34.13.16 HSMCI中断允许寄存器
34.13.17 HSMCI配置寄存器
34.13.18 HSMCI写保护模式寄存器
34.13.19 HSMCI写保护状态寄存器
34.13.20 HSMCI FIFO内存寄存器
35. 以太网MAC 10/100（EMAC）
35.1 描述
35.2 模块特点
35.3 模块结构图
35.4 功能描述
35.4.1 时钟
35.4.2 存储接口
35.4.2.1 FIFO
35.4.2.2 接收缓冲
35.4.2.3 发送缓冲
35.4.3 发送模块
35.4.4 支持暂停帧
35.4.5 接收模块
35.4.6 地址检查模块
35.4.7 广播地址
35.4.8 散列地址
35.4.9 复制所有帧（或者混杂模式）
35.4.10 类型ID检查
35.4.11 支持VLAN
35.4.12 PHY维护
35.4.13 媒体独立接口
35.5 编程接口
35.5.1 初始化
35.5.1.1 配置
35.5.1.2 接收缓冲列表
35.5.1.3 发送缓冲列表
35.5.1.4 地址匹配
35.5.1.5 中断
35.5.1.6 发送帧
35.5.1.7 接收帧
35.6 以太网MAC 10/100用户接口
35.6.1 网络控制寄存器
35.6.2 网络配置寄存器
35.6.3 网络状态寄存器
35.6.4 发送状态寄存器
35.6.5 接收缓冲队列指针寄存器
35.6.6 发送缓冲队列指针寄存器
35.6.7 接收状态寄存器
35.6.8 中断状态寄存器
35.6.9 中断允许寄存器
35.6.10 中断禁止寄存器
35.6.11 中断屏蔽寄存器
35.6.12 PHY维护寄存器
35.6.13 暂停时间寄存器
35.6.14 散列寄存器底部
35.6.15 散列寄存器顶部
35.6.16 指定地址寄存器1底部
35.6.17 指定地址寄存器1顶部
35.6.18 指定地址寄存器2底部
35.6.19 指定地址寄存器2顶部
35.6.20 指定地址寄存器3底部
35.6.21 指定地址寄存器3顶部
35.6.22 指定地址寄存器4底部
35.6.23 指定地址寄存器4顶部
35.6.24 类型ID检查寄存器
35.6.25 用户输入/输出寄存器
35.6.26 EMAC统计寄存器
35.6.26.1 暂停帧接收寄存器
35.6.26.2 帧发送OK寄存器
35.6.26.3 单冲突帧寄存器
35.6.26.4 多冲突帧寄存器
35.6.26.5 帧接收OK寄存器
35.6.26.6 帧检测队列错误寄存器
35.6.26.7 对齐错误寄存器
35.6.26.8 延时传输帧寄存器
35.6.26.9 延时冲突寄存器
35.6.26.10 连续冲突寄存器
35.6.26.11 发送下溢错误寄存器
35.6.26.12 载波侦测错误寄存器
35.6.26.13 接收源错误寄存器
35.6.26.14 接收溢出错误寄存器
35.6.26.15 接收符号错误寄存器
35.6.26.16 过长错误寄存器
35.6.26.17 接收模糊寄存器
35.6.26.18 过小帧寄存器
35.6.26.19 SQE测试错误寄存器
35.6.26.20 接收长度域失配寄存器
36. USB主控制端口（UHP）
36.1 描述
36.2 模块特点
36.2.1 EHCI
36.2.2 OHCI
36.3 模块结构图
36.4 模块依赖
36.4.1 I/O引脚
36.5 I/O引脚
36.5.1 电源管理
36.5.2 中断
36.6 典型连接
37. USB高速设备端口（UDPHS）
37.1 描述
37.2 模块特点
37.3 模块结构图
37.4 典型连接
37.5 功能描述
37.5.1 USB V2.0高速设备端口介绍
37.5.2 USB V2.0高速传输类型
37.5.3 USB传输事件定义
37.5.4 USB V2.0高速总线事务
37.5.5 端点配置
37.5.6 带DMA的传输
37.5.7 不带DMA的传输
37.5.8 处理USB V2.0设备外设的事务
37.5.8.1 建立事务
37.5.8.2 NYET
37.5.8.3 数据输入
37.5.8.4 块输入或者中断输入
37.5.8.5 块输入或者中断输入：通过程序控制发送一个数据包（设备到主机）
37.5.8.6 块输入或者中断输入：使用DMA发送一个缓冲（设备到主机）
37.5.8.7 同步输入
37.5.8.8 高带宽同步端点处理：输入例子
37.5.8.9 数据输出
37.5.8.10 块输出或者中断输出
37.5.8.11 块输出或者中断输出：在程序的控制下接收一个包（主机到设备）
37.5.8.12 块输出或者中断输出：使用DMA发送一个缓冲（主机到设备）
37.5.8.13 高带宽同步端点输出
37.5.8.14 同步端点处理：输出例子
37.5.8.15 停止
37.5.9 速率识别
37.5.10 USB V2.0高速全局中断
37.5.11 端点中断
37.5.12 电源模式
37.5.12.1 控制设备状态
37.5.12.2 掉电状态
37.5.12.3 进入关联状态
37.5.12.4 从供电状态到默认状态（复位）
37.5.12.5 从默认状态到地址状态（地址分配）
37.5.12.6 从地址状态到配置状态（设备配置）
37.5.12.7 进入挂起状态（总线活动）
37.5.12.8 接收主机恢复
37.5.12.9 发送一外部恢复
37.5.13 测试模式
37.6 USB高速设备端口用户接口
37.6.1 UDPHS控制寄存器
37.6.2 UDPHS帧数寄存器
37.6.3 UDPHS中断允许寄存器
37.6.4 UDPHS中断状态寄存器
37.6.5 UDPHS清除中断寄存器
37.6.6 UDPHS端点复位寄存器
37.6.7 UDPHS测试寄存器
37.6.8 UDPHS名字寄存器1
37.6.9 UDPHS名字寄存器2
37.6.10 UDPHS特点寄存器
37.6.11 UDPHS端点配置寄存器
37.6.12 UDPHS端点控制允许寄存器
37.6.13 UDPHS端点控制禁止寄存器
37.6.14 UDPHS端点控制寄存器
37.6.15 UDPHS端点设置状态寄存器
37.6.16 UDPHS端点清除状态寄存器
37.6.17 UDPHS端点状态寄存器
37.6.18 UDPHS DMA通道传输描述符
37.6.19 UDPHS DMA下一描述符地址寄存器
37.6.20 UDPHS DMA通道地址寄存器
37.6.21 UDPHS DMA通道控制寄存器
37.6.22 UDPHS DMA通道状态寄存器
38. 图像传感器用户接口（ISI）
38.1 描述
38.2 模块特点
38.3 模块结构图
38.4 功能描述
38.4.1 数据时序
38.4.2 数据顺序
38.4.3 时钟
38.4.4 预览通道
38.4.4.1 缩放，抽样（子采样）
38.4.4.2 颜色转换
38.4.4.3 内存接口
38.4.4.4 FIFO和DMA功能
38.4.4.5 例子
38.4.5 编码通道
38.4.5.1 颜色转换
38.4.5.2 内存接口
38.4.5.3 DMA功能
38.5 图像传感器接口用户接口
38.5.1 ISI配置寄存器1
38.5.2 ISI配置寄存器2
38.5.3 ISI预览寄存器
38.5.4 ISI预览抽样因子寄存器
38.5.5 ISI颜色YCrCb转换到RGB系寄存器0
38.5.6 ISI颜色YCrCb转换到RGB系寄存器1
38.5.7 ISI颜色RGB转换到YCrCb系寄存器0
38.5.8 ISI颜色RGB转换到YCrCb系寄存器1
38.5.9 ISI颜色RGB转换到YCrCb系寄存器2
38.5.10 ISI控制寄存器
38.5.11 ISI状态寄存器
38.5.12 ISI中断允许寄存器
38.5.13 ISI中断禁止寄存器
38.5.14 ISI中断屏蔽寄存器
38.5.15 DMA通道允许寄存器
38.5.16 DMA通道禁止寄存器
38.5.17 DMA通道状态寄存器
38.5.18 DMA先前基地址寄存器
38.5.19 DMA先前控制寄存器
38.5.20 DMA先前描述符地址寄存器
38.5.21 DMA编码基地址寄存器
38.5.22 DMA编码基控制寄存器
38.5.23 DMA编码描述符地址寄存器
38.5.24 ISI写保护寄存器
38.5.25 ISI写保护状态寄存器
39. 触摸屏ADC控制器（TSADCC）
39.1 描述
39.2 模块特点
39.3 模块结构较
39.4 信号描述
39.5 模块依赖
39.5.1 电源管理
39.5.2 中断源
39.5.3 模拟输入
39.5.4 I/O引脚
39.5.5 转换操作
39.6 模数转换功能描述
39.6.1 ADC精度
39.6.2 ADC时钟
39.6.3 睡眠模式
39.6.4 启动时间
39.6.5 采样和保持时间
39.7 触摸屏
39.7.1 电阻式触摸屏原理
39.7.2 位置管理方法
39.7.3 压力管理方法
39.7.4 触摸笔检测方法
39.8 转换结果
39.9 转换触发
39.10 工作模式
39.10.1 ADC模式
30.10.2 触摸屏模式
39.10.3 交替模式
39.10.4 手动模式
39.11 触摸屏ADC控制器用户接口
39.11.1 TSADCC控制寄存器
39.11.2 TSADCC模式寄存器
39.11.3 TSADCC触发寄存器
39.11.4 TSADCC触摸屏寄存器
39.11.5 TSADCC通道允许寄存器
39.11.6 TSADCC通道禁止寄存器
39.11.7 TSADCC通道状态寄存器
39.11.8 TSADCC状态寄存器
39.11.9 TSADCC通道数据寄存器x（x=0..7）
39.11.10 TSADCC最后转换数据寄存器
39.11.11 TSADCC中断允许寄存器
39.11.12 TSADCC中断禁止寄存器
39.11.13 TSADCC中断屏蔽寄存器
39.11.14 TSADCC X坐标数据寄存器
39.11.15 TSADCC Z1数据寄存器
39.11.16 TSADCC Z2数据寄存器
39.11.17 TSADCC手动切换命令寄存器
39.11.18 TSADCC写保护模式寄存器
39.11.19 TSADCC写保护状态寄存器
40. DMA控制器（DMAC）
40.1 描述
40.2 模块特点
40.3 模块结构图
40.4 功能描述
40.4.1 基本定义
40.4.2 存储外设
40.4.3 握手接口
40.4.3.1 软件握手
40.4.3.2 块事务
40.4.3.3 单事务
40.4.4 DMAC传输类型
40.4.4.1 多缓冲传输
40.4.4.2 使用链接列表的缓冲链
40.4.4.3 为多缓冲传输设置DMAC
40.4.4.4 通道寄存器的回放模式
40.4.4.5 缓冲间的连续地址
40.4.4.6 缓冲间传输的挂起
40.4.4.7 结束多缓冲传输
40.4.5 设置一个通道
40.4.5.1 设置例子
40.4.5.2 单缓冲传输（第1行）
40.4.5.3 源和目标带链表的多缓冲传输（第4行）
40.4.5.4 带源地址和目标地址自动加载的多缓冲传输
40.4.5.5 带源地址自动重载和链接列表目标地址的多缓冲传输（第6行）
40.4.5.6 带源地址自动加载和连续目标地址的多缓冲传输（第11行）
40.4.5.7 带链表源地址和连续目标地址的多缓冲DMAC传输（第2行）
40.4.6 传输完成前禁止通道
40.4.6.1 异常传输中止
40.5 DMAC软件要求
40.6 DMA控制器用户接口
40.6.1 DMAC全局配置寄存器
40.6.2 DMAC使能寄存器
40.6.3 DMAC软件单请求寄存器
40.6.4 DMAC软件块传输请求寄存器
40.6.5 DMAC软件最后传输标志寄存器
40.6.6 DMAC错误，缓冲传输，链缓冲传输中断允许寄存器
40.6.7 DMAC错误，缓冲传输，链缓冲传输中断禁止寄存器
40.6.8 DMAC错误，缓冲传输，链缓冲传输中断屏蔽寄存器
40.6.9 DMAC错误，缓冲传输，链缓冲传输中断状态寄存器
40.6.10 DMAC通道处理允许寄存器
40.6.11 DMAC通道处理禁止寄存器
40.6.12 DMAC通道处理状态寄存器
40.6.13 DMAC通道x[x=0..7]源地址寄存器
40.6.14 DMAC通道x[x=0..7]目标地址寄存器
40.6.15 DMAC通道x[x=0..7]描述符地址寄存器
40.6.16 DMAC通道x[x=0..7]控制寄存器A
40.6.17 DMAC通道x[x=0..7]控制寄存器B
40.6.18 DMAC通道x[x=0..7]配置寄存器
40.6.19 DMAC通道x[x=0..7]源嵌套配置寄存器
40.6.20 DMAC通道x[x=0..7]目标嵌套配置寄存器
41. 脉冲宽度可调控制器（PWM）
41.1 描述
41.2 模块特点
41.3 模块结构图
41.4 I/O引脚描述
41.5 模块依赖
41.5.1 I/O引脚
41.5.2 电源管理
41.5.3 中断源
41.6 功能描述
41.6.1 PWM时钟生成器
41.6.2 PWM通道
41.6.2.1 模块结构图
41.6.2.2 波形属性
41.6.3 PWM控制器操作
41.6.3.1 初始化
41.6.3.2 源时钟选择标准
41.6.3.3 更改占空比或者周期
41.6.3.4 中断
41.7 可调脉宽控制器用户接口
41.7.1 PWM模式寄存器
41.7.2 PWM使能寄存器
41.7.3 PWM禁止寄存器
41.7.4 PWM状态寄存器
41.7.5 PWM中断允许寄存器
41.7.6 PWM中断禁止寄存器
41.7.7 PWM中断屏蔽寄存器
41.7.8 PWM中断状态寄存器
41.7.9 PWM通道模式寄存器
41.7.10 PWM通道占空比寄存器
41.7.11 PWM通道周期寄存器
41.7.12 PWM通道控制寄存器
41.7.13 PWM通道更新寄存器
42. AC97控制器（AC97C）
42.1 描述
42.2 模块特点
42.3 模块结构图
42.4 引脚名称列表
42.5 应用模块结构图
42.6 模块依赖
42.6.1 I/O引脚
42.6.2 电源管理
42.6.3 中断
42.7 功能描述
42.7.1 协议概述
42.7.2 片描述
42.7.2.1 标签片
42.7.2.2 编码片1
42.7.2.3 编码片2
42.7.2.4 数据片[3:12]
42.7.3 AC97控制器通道结构
42.7.3.1 AC97控制器设置
42.7.3.2 发送操作
42.7.3.3 AC97输出帧
42.7.3.4 接收操作
42.7.3.5 AC97输入帧
42.7.3.6 配置和使用中断
42.7.3.7 字端模式
42.7.3.8 在AC-link上发送一个大端格式的字
42.7.3.9 在AC-link上发送一个大端格式的半字
42.7.3.10 在AC-link上发送一个大端格式的10位采样数据
42.7.3.11 接收字传输
42.7.3.12 接收半字传输
42.7.3.13 接收10位数据传输
42.7.4 可变采样速率
42.7.5 电源管理
42.7.5.1 AC-link的掉电
42.7.5.2 唤醒AC-link
42.7.5.3 AC97控制器的唤醒触发
42.7.5.4 AC编码器的唤醒触发
42.7.5.5 AC97编码器复位
42.7.5.6 AC97冷复位
42.7.5.7 AC97热复位
42.8 AC97控制器用户接口
42.8.1 AC97控制模式寄存器
42.8.2 AC97控制输入通道分配寄存器
42.8.3 AC97控制输出通道分配寄存器
42.8.4 AC97控制编码通道接收保持寄存器
42.8.5 AC97控制编码通道发送保持寄存器
42.8.6 AC97控制通道A，B接收保持寄存器
42.8.7 AC97控制通道A，B发送保持寄存器
42.8.8 AC97控制通道A状态寄存器
42.8.9 AC97控制通道B状态寄存器
42.8.10 AC97控制编码状态寄存器
42.8.11 AC97控制通道A模式寄存器
42.8.12 AC97控制通道B模式寄存器
42.8.13 AC97控制编码模式寄存器
42.8.14 AC97控制状态寄存器
42.8.15 AC97编码控制器中断允许寄存器
42.8.16 AC97控制中断禁止寄存器
42.8.17 AC97控制中断屏蔽寄存器
43. 真随机数生成器（TRNG）
43.1 描述
43.2 真随机数产生器用户接口
43.2.1 TRNG控制寄存器
43.2.2 TRNG中断允许寄存器
43.2.3 TRNG中断封锁寄存器
43.2.4 TRNG中断屏蔽寄存器
43.2.5 TRNG中断状态寄存器
43.2.6 TRNG输出数据寄存器
44. LCD控制器（LCDC）
44.1 描述
44.2 模块功能
44.3 模块结构图
44.4 I/O引脚描述
44.5 模块依赖
44.5.1 I/O引脚
44.5.2 电源管理
44.5.3 中断源
44.6 功能描述
44.6.1 DMA控制器
44.6.1.1 配置模块
44.6.1.2 AHB接口
44.6.1.3 通道U
44.6.1.4 通道L
44.6.1.5 控制
44.6.2 LCD控制器核
44.6.2.1 配置模块
44.6.2.2 数据通路
44.6.2.3 FIFO
44.6.2.4 串行器
44.6.2.5 调色板
44.6.2.6 抖动
44.6.2.7 移位器
44.6.2.8 时序生成
44.6.2.9 公式1
44.6.2.10 显示
44.6.2.11 PWM
44.6.3 LCD接口
44.7 中断
44.8 配置步骤
44.9 双缓冲技术
44.10 2D内存寻址
44.11 寄存器配置引导
44.11.1 STN模式例子
44.11.2 TFT模式例子
44.12 LCD控制器用户接口
44.12.1 DMA基地址寄存器1
44.12.2 DMA基地址寄存器2
44.12.3 DMA框架指标寄存器1
44.12.4 DMA帧指针寄存器2
44.12.5 DMA帧地址寄存器1
44.12.6 DMA帧地址寄存器2
44.12.7 DMA框架配置寄存器
44.12.8 DMA控制寄存器
44.12.9 LCD DMA 2D寻址寄存器
44.12.10 LCD控制寄存器 1
44.12.11 LCD控制寄存器 2
44.12.12 LCD时间配置寄存器 1
44.12.13 LCD时间配置寄存器 2
44.12.14 LCD帧配置寄存器
44.12.15 LCD FIFO寄存器
44.12.16 抖动样式寄存器DP1_2
44.12.17 抖动样式寄存器DP4_7
44.12.18 抖动样式寄存器DP3_5
44.12.19 抖动样式寄存器DP2_3
44.12.20 抖动样式寄存器DP5_7
44.12.21 抖动样式寄存器DP3_4
44.12.22 抖动样式寄存器DP4_5
44.12.23 抖动样式寄存器DP6_7
44.12.24 电源控制寄存器
44.12.25 对比度控制寄存器
44.12.26 对比度值寄存器
44.12.27 LCD中断允许寄存器
44.12.28 LCD中断禁止寄存器
44.12.29 LCD中断屏蔽寄存器
44.12.30 LCD中断状态寄存器
44.12.31 LCD中断清除寄存器
44.12.32 LCD中断测试寄存器
44.12.33 LCD中断原始状态寄存器
44.12.34 LCD写保护模式寄存器
44.12.35 写保护状态寄存器
45. AT91SAM9G45电气特性
45.1 绝对最大范围
45.2 直流特性
45.3 电源功耗
45.3.1 功耗相对模式
45.4 时钟特性
45.4.1 处理器时钟特性
45.4.2 主控时钟特性
45.5 主晶振特性
45.5.1 晶振特性
45.5.2 XIN时钟特性
45.6 32KHz晶振特性
45.6.1 32KHZ晶振特性
45.6.2 XIN32时钟特性
45.7 32KHz RC晶振特性
45.8 PLL特性
45.8.1 UTMI PLL特性
45.9 I/O
45.10 I/O驱动电平
45.11 USB HS特性
45.11.1 电气特性
45.11.2 静态功耗
45.11.3 动态功耗
45.12 触摸屏ADC（TSADC）
46. AT91SAM9G45机械特性
46.1 封装图
46.2 焊料属性
47. AT91SAM9G45订购信息
48. AT91SAM9G45勘误表
48.1 标记
48.2 勘误
48.2.1 错误检验码控制器（ECC）
48.2.1.1 ECC：使用1个NRD/NWE脉冲时钟周期来计算
48.2.2 可调宽度脉冲控制器（PWM）
48.2.2.1 PWM：0周期
48.2.3 串行同步控制器（SSC）
48.2.3.1 SSC：不带帧同步的数据发送
48.2.3.2 SSC：TD输出上不可预期的延时
版本历史
目录
尾页
—— AT91SAM9G45 ——
AT91 ARM
Thumb-based
Microcontrollers
AT91SAM9G45
中文翻译手册
（版本 V1.0）
——张志雄
2011 年 03 月
1
—— AT91SAM9G45 ——
翻译声明
本人翻译水平有限，但基本都以工程师的语感进行翻译，所以大家应该看得比较顺畅。
今天本人发布此文档，免费给大家阅读，作为参考，但还是要以官方的 datasheet 为
标准，大家可以互相免费传阅，但不可以擅自修改再发布,也不可作为商业用途！并且希望
大家多多支持资源共享！
本人花了 5 个多月（2010.11-2011.3）的时间翻译此文档，希望大家互相尊重，保留
此声明！~
如果大家觉得本人有翻译错误或者欠缺的地方，请及时指出并反馈，致谢！
zzx2150@126.com
2011.07.01
2
—— AT91SAM9G45 ——
特点
400MHz ARM926EJ-STM ARMR 处理器
——32KB 数据高速缓存，32KB 指令高速缓存，MMU
存储器
——带 ECC 的双外部总线接口，支持 4 bank 的 DDR2/LPDDR，SDRAM/LPSDR，
静态存储器，Compact Flash，SLC NAND Flash
——一个 64KB 的内部 SRAM，能够以单周期访问（system speed）或者通过 TCM
接口访问（processor speed）
——一个 64KB 的内部 ROM，已固化了 bootstrap 例程
外设
——支持 STN 和 TFT 显示（最大 1280X860）的 LCD 控制器
——ITU-R BT.601/656 图像传感器接口
——带片上收发单元的 USB 高速 Device 接口，USB 高速和全速的 Host 接口
——10/100Mbps 以太网 MAC 控制器
——两组高速存储卡控制器（SDIO，SDCard，MMC）
——AC’97 控制器
——两组 Master/Slave 串行外设接口
——两组 3 通道的 32 位定时器/计数器
——两组异步串行控制器（I2S 模式）
——4 通道 16 位 PWM 控制器
——两组 2-线接口
——四组支持 ISO7816，IrDA，Manchester 和 SPI 模式的 USART
3
—— AT91SAM9G45 ——
——8 通道 10 位 ADC，支持 4 线触摸屏
系统
——133MHz 十二组 32 位 AHB 总线矩阵
——37 组 DMA 通道
——可以通过 NAND Flash，SDCard，DataFlashR 或者串行 DataFlash 启动
——上电复位功能的复位控制单元
——可选的 32768Hz（低功耗）和 12MHz 晶振作为振荡器
——内部低功耗的 32KHz RC 振荡器
——一个供系统使用的 PLL 和一个专门供高速 USB 使用的 480MHz PLL
——两个可编程的外部时钟信号
——高级中断控制器和调试单元
——间隔定时器，看门狗，实时时钟
IO
——五组 32 位并行输入/输出控制器
——160 个可编程的 I/O，和两组外设 I/O 复用（施密特触发输入）。
封装
324-ball 的 LFBGA，间距 0.8mm
4
—— AT91SAM9G45 ——
1. 描述
基于 ARM926EJ-S 的 AT91SAM9G45 集成了常用的和具有高传输速率的硬件接口，包括
LCD 控制器，电阻式触摸屏控制器，图像传感器接口，声音控制器，10/100M 以太网控制
器和高速 USB 和 SDIO 控制器。当处理器以 400MHz 处理多组超过 100Mbps 的高速外设
时，AT91SAM9G45 能够以足够的带宽去处理包括网络和本地多媒体的数据，以提供满意
的用户体验。
AT91SAM9G45 支持最新的用来存储程序和数据的 DDR2 和 NAND Flash 储存器接口。带
有一个内置的 133MHz 并且支持 37 个 DMA 通道的多层总线架构，两组外部总线接口，
分散的存储单元（包括一个 64KB 的 SRAM，可以根据处理器和高速外设的要求，配置成
一个紧凑结合内存（Tightly Coupled Memory，TCM），以保持高的带宽）。
I/O 接口支持 1.8V 和 3.3V 工作电压，这些可以为存储接口和外设 I/O 接口单独配置。基于
这个特点，它能够完全满足不同外设的电平需要。而且它是以 0.8 球间距进行封装，能够给
PCB 厂商降低相应的成本。
AT91SAM9G45 电源管理控制器使用门控时钟（clock gating）和电池备份组件使得在活
动和就绪模式下把功耗降到最低。
5
—— AT91SAM9G45 ——
2. 模块结构图
图 2-1 AT91SAM9G45 模块结构图
6
—— AT91SAM9G45 ——
3. 信号描述
表 3-1 信号描述表
信号名称
功能
电源
VDDIOM0
VDDIOM1
VDDIOP0
VDDIOP1
VDDIOP2
VDDBU
VDDANA
VDDPLLA
VDDPLLUTMI
VDDOSC
VDDCORE
VDDUTMIC
VDDUTMII
GNDIOM
GNDIOP
GNDCORE
GNDOSC
GNDBU
GNDUTMI
GNDANA
XIN
XOUT
XIN32
XOUT32
VBG
PCK0-PCK1
SHDN
关机控制
输出
类型
电源
电源
电源
电源
电源
电源
电源
电源
电源
电源
电源
电源
电源
地
地
地
地
地
地
地
DDR2 I/O 电源
EBI I/O 电源
外设 I/O 电源
外设 I/O 电源
ISI I/O 电源
Backup I/O 电源
模拟电源
PLLA 电源
PLLUTMI 电源
振荡器电源
内核电源
UDPHS 和 UHPHS
UTMI+Core 电源
UDPHS 和 UHPHS
UTMI+Interface 电源
DDR2 和 EBI I/O 地
外设和 ISI I/O 地
内核地
PLLA，PLLUTMI 和振荡
器地
Backup 地
UDPHS 和 UHPHS
UTMI+Core+Interface
地
模拟地
主晶振输入
主晶振输出
低速晶振输入
低速晶振输出
USB 用基准参考电压
编程时钟输出
时钟，晶振，PLL
输入
输出
输入
输出
模拟
输出
关机，唤醒逻辑
有效
电平
参考电压
说明
(1)
1.65V 到 1.95V
1.65V 到 1.95V
1.65V 到 3.6V
1.65V 到 3.6V
1.65V 到 3.6V
1.8V 到 3.6V
3.0V 到 3.6V
0.9V 到 1.1V
0.9V 到 1.1V
1.65V 到 3.6V
0.9V 到 1.1V
0.9V 到 1.1V
3.0V 到 3.6V
VDDBU
只能以 0V 驱动。
0 ： 设 备 运 行 在
backup 模式
7
—— AT91SAM9G45 ——
WKUP
唤醒输入
输入
TCK
TDI
TDO
TMS
JTAGSEL
RTCK
测试时钟
测试数据输入
测试数据输出
测试模式选择
JTAG 选择
测试时钟输出
ICE 和 JTAG
输入
输入
输出
输入
输入
输出
复位/测试
NRST
微处理器复位（2）
I/O
TST
测试模式选择
输入
NTRST
测试复位信号
VDDBU
VDDIOP0
VDDIOP0
VDDIOP0
VDDIOP0
VDDBU
VDDIOP0
低
VDDIOP0
VDDBU
VDDIOP0
VDDIOP0
（1）
（1）
启动模式选择
调试数据接收
调试数据发送
输入
输入
调试单元——DBUG
输入
输入
高级中断控制器——AIC
输入
输入
BMS
DRXD
DTXD
IRQ
FIQ
外部中断输入
快速中断输入
PIO 控制器——PIOA，PIOB，PIOC，PIOD，PIOE
（1）
（1）
PA0-PA31
并行 IO 控制器 A
I/O
PB0-PB31
并行 IO 控制器 B
PC0-PC31
并行 IO 控制器 C
I/O
I/O
（1）
（1）
（1）
1：设备正常运行
（不在 backup 模
式）。
接 受 0V 到
VDDBU 之 间 的
值。
不带上拉电阻，施
密特触发
不带上拉电阻，施
密特触发
不带上拉电阻，施
密特触发
有 上 拉 电 阻
（15Kohm）
有 上 拉 电 阻
（100Kohm），施
密特触发
有 上 拉 电 阻
（15Kohm），施
密特触发
有 上 拉 电 阻
（100Kohm），施
密特触发
必须接 GND 或者
VDDIOP
复 位时内 部上 拉
输入（100Kohm）
（3），施密特触发
复 位时内 部上 拉
输入（100Kohm）
（3），施密特触发
复 位时内 部上 拉
8
相关推荐
2023年江西萍乡中考道德与法治真题及答案.doc
2012年重庆南川中考生物真题及答案.doc
2013年江西师范大学地理学综合及文艺理论基础考研真题.doc
2020年四川甘孜小升初语文真题及答案I卷.doc
2020年注册岩土工程师专业基础考试真题及答案.doc
2023-2024学年福建省厦门市九年级上学期数学月考试题及答案.doc
2021-2022学年辽宁省沈阳市大东区九年级上学期语文期末试题及答案.doc
2022-2023学年北京东城区初三第一学期物理期末试卷及答案.doc
2018上半年江西教师资格初中地理学科知识与教学能力真题及答案.doc
2012年河北国家公务员申论考试真题及答案-省级.doc
2020-2021学年江苏省扬州市江都区邵樊片九年级上学期数学第一次质量检测试题及答案.doc
2022下半年黑龙江教师资格证中学综合素质真题及答案.doc
