1.0 器件概述
图1-1: 框图
表1-1: 引脚说明
2.0 16位数字信号控制器入门指南
2.1 基本连接要求
2.2 去耦电容
图2-1: 建议的最低限度连接
2.2.1 大容量电容
2.3 内部稳压器上的电容(VCAP/VDDCORE)
2.4 主复位(MCLR)引脚
图2-2: MCLR引脚连接示例
2.5 ICSP引脚
2.6 外部振荡器引脚
图2-3: 振荡器电路的建议布线方式
2.7 器件启动时的振荡器值条件
2.8 ICSP操作期间的模拟引脚和数字引脚 配置
2.9 未用I/O
2.10 典型应用连接示例
图2-4: 数字PFC
图2-5: 升压转换器实现
图2-6: 单相同步降压转换器
图2-7: 多相同步降压转换器
图2-8: 离线式UPS
图2-9: 交错式PFC
图2-10: 相移全桥转换器
图2-11: 具有PFC功能和三种输出(12V、5V和3.3V)的交流-直流电源
3.0 CPU
3.1 数据寻址概述
3.2 DSP引擎概述
3.3 MCU的特性
图3-1: dsPIC33FJ32GS406/606/608/610和dsPIC33FJ64GS406/606/608/610 CPU内核框图
图3-2: 编程模型
3.4 CPU控制寄存器
寄存器3-1: SR:CPU状态寄存器
寄存器3-2: CORCON:内核控制寄存器
3.5 算术逻辑单元(ALU)
3.5.1 乘法器
3.5.2 除法器
3.6 DSP引擎
表3-1: DSP指令汇总
图3-3: DSP引擎框图
3.6.1 乘法器
3.6.2 数据累加器和加法器/减法器
3.6.3 累加器“回写”
3.6.4 桶形移位寄存器
4.0 存储器构成
4.1 程序地址空间
图4-1: dsPIC33FJ32GS406/606/608/610和dsPIC33FJ64GS406/606/608/610器件的程序存储器映射
4.1.1 程序存储器构成
4.1.2 中断和陷阱向量
图4-2: 程序存储器构成
4.2 数据地址空间
4.2.1 数据空间宽度
4.2.2 数据存储器构成和对齐方式
4.2.3 SFR空间
4.2.4 Near数据空间
图4-3: 带4 KB RAM的器件的数据存储器映射
图4-4: 带8 KB RAM的器件的数据存储器映射
图4-5: 带9 KB RAM的器件的数据存储器映射
4.2.5 X和Y数据空间
4.2.6 DMA RAM
表4-1: CPU内核寄存器映射
表4-2: dsPIC33FJ32GS608/610和dsPIC33FJ64GS608/610器件的电平变化通知寄存器映射
表4-3: dsPIC33FJ32GS406/606和dsPIC33FJ64GS406/606器件的电平变化通知寄存器映射
表4-4: dsPIC33FJ64GS610器件的中断控制器寄存器映射
表4-5: dsPIC33FJ64GS608器件的中断控制器寄存器映射
表4-6: dsPIC33FJ64GS606器件的中断控制器寄存器映射
表4-7: dsPIC33FJ32GS406和dsPIC33FJ64GS406器件的中断控制器寄存器映射
表4-8: dsPIC33FJ32GS610器件的中断控制器寄存器映射
表4-9: dsPIC33FJ32GS608器件的中断控制器寄存器映射
表4-10: dsPIC33FJ32GS606器件的中断控制器寄存器映射
表4-11: 定时器寄存器映射
表4-12: 输入捕捉寄存器映射
表4-13: 输出比较寄存器映射
表4-14: QEI1寄存器映射
表4-15: QEI2寄存器映射
表4-16: 高速PWM寄存器映射
表4-17: 高速PWM发生器1寄存器映射
表4-18: 高速PWM发生器2寄存器映射
表4-19: 高速PWM发生器3寄存器映射
表4-20: 高速PWM发生器4寄存器映射
表4-21: 高速PWM发生器5寄存器映射
表4-22: 高速PWM发生器6寄存器映射
表4-23: 高速PWM发生器7寄存器映射(dsPIC33FJ32GS406和dsPIC33FJ64GS406器件除外)
表4-24: 高速PWM发生器8寄存器映射(dsPIC33FJ32GS406和dsPIC33FJ64GS406器件除外)
表4-25: dsPIC33FJ32GS610和dsPIC33FJ64GS610器件的高速PWM发生器9寄存器映射
表4-26: I2C1寄存器映射
表4-27: I2C2寄存器映射
表4-28: UART1寄存器映射
表4-29: UART2寄存器映射
表4-30: SPI1寄存器映射
表4-31: SPI2寄存器映射
表4-32: dsPIC33FJ32GS610和dsPIC33FJ64GS610器件的高速10位ADC寄存器映射
表4-33: dsPIC33FJ32GS608和dsPIC33FJ64GS608器件的高速10位ADC寄存器映射
表4-34: dsPIC33FJ32GS406/606和dsPIC33FJ64GS406/606器件的高速10位ADC寄存器映射
表4-35: DMA寄存器映射
表4-36: 当C1CTRL1.WIN = 0或1时的ECAN1寄存器映射
表4-37: 当C1CTRL1.WIN = 0时的ECAN1寄存器映射
表4-38: 当C1CTRL1.WIN = 1时的ECAN1寄存器映射
表4-39: 模拟比较器控制寄存器映射
表4-40: dsPIC33FJ32GS610和dsPIC33FJ64GS610器件的PORTA寄存器映射
表4-41: dsPIC33FJ32GS608和dsPIC33FJ64GS608器件的PORTA寄存器映射
表4-42: PORTB寄存器映射
表4-43: dsPIC33FJ32GS610和dsPIC33FJ64GS610器件的PORTC寄存器映射
表4-44: dsPIC33FJ32GS608和dsPIC33FJ64GS608器件的PORTC寄存器映射
表4-45: dsPIC33FJ32GS406/606和dsPIC33FJ64GS406/606器件的PORTC寄存器映射
表4-46: dsPIC33FJ32GS608/610和dsPIC33FJ64GS608/610器件的PORTD寄存器映射
表4-47: dsPIC33FJ32GS406/606和dsPIC33FJ64GS406/606器件的PORTD寄存器映射
表4-48: dsPIC33FJ32GS608/610和dsPIC33FJ64GS608/610器件的PORTE寄存器映射
表4-49: dsPIC33FJ32GS406/606和dsPIC33FJ64GS406/606器件的PORTE寄存器映射
表4-50: dsPIC33FJ32GS610和dsPIC33FJ64GS610器件的PORTF寄存器映射
表4-51: dsPIC33FJ32GS608和dsPIC33FJ64GS608器件的PORTF寄存器映射
表4-52: dsPIC33FJ32GS406/606和dsPIC33FJ64GS406/606器件的PORTF寄存器映射
表4-53: dsPIC33FJ32GS610和dsPIC33FJ64GS610器件的PORTG寄存器映射
表4-54: dsPIC33FJ32GS608和dsPIC33FJ64GS608器件的PORTG寄存器映射
表4-55: dsPIC33FJ32GS406/606和dsPIC33FJ64GS406/606器件的PORTG寄存器映射
表4-56: 系统控制寄存器映射
表4-57: NVM寄存器映射
表4-58: dsPIC33FJ64GS610器件的PMD寄存器映射
表4-59: dsPIC33FJ32GS610器件的PMD寄存器映射
表4-60: dsPIC33FJ64GS608器件的PMD寄存器映射
表4-61: dsPIC33FJ32GS608器件的PMD寄存器映射
表4-62: dsPIC33FJ64GS606器件的PMD寄存器映射
表4-63: dsPIC33FJ32GS606器件的PMD寄存器映射
表4-64: dsPIC33FJ32GS406和dsPIC33FJ64GS406器件的PMD寄存器映射
4.2.7 软件堆栈
图4-6: CALL堆栈帧
4.3 指令寻址模式
4.3.1 文件寄存器指令
4.3.2 MCU指令
表4-65: 支持的基本寻址模式
4.3.3 传送指令和累加器指令
4.3.4 MAC指令
4.3.5 其他指令
4.4 模寻址
4.4.1 起始地址和结束地址
4.4.2 W地址寄存器选择
图4-7: 模寻址操作示例
4.4.3 模寻址的应用
4.5 位反转寻址
4.5.1 位反转寻址的实现
图4-8: 位反转地址示例
表4-66: 位反转地址序列(16项)
4.6 程序存储空间与数据存储空间的接口
4.6.1 对程序空间进行寻址
表4-67: 程序空间地址构成
图4-9: 访问程序空间内数据的地址生成方式
4.6.2 使用表指令访问程序存储器中的数据
图4-10: 使用表指令访问程序存储器
4.6.3 使用程序空间可视性读程序存储器中的数据
图4-11: 程序空间可视性操作
5.0 闪存程序存储器
5.1 表指令和闪存编程
图5-1: 表寄存器的寻址
5.2 RTSP工作原理
5.3 编程操作
公式5-1: 编程时间
5.4 控制寄存器
寄存器5-1: NVMCON:闪存控制寄存器
寄存器5-2: NVMKEY:非易失性存储器密钥寄存器
5.4.1 闪存程序存储器的编程算法
例5-1: 擦除程序存储器页
例5-2: 装载写缓冲区
例5-3: 启动编程序列
6.0 复位
图6-1: 复位系统框图
寄存器6-1: RCON:复位控制寄存器(1)
6.1 系统复位
表6-1: 振荡器延时
图6-2: 系统复位时序
6.2 上电复位(POR)
6.3 欠压复位(BOR)和上电延时定时器(PWRT)
图6-3: 欠压情形
6.4 外部复位(EXTR)
6.4.0.1 外部监控电路
6.4.0.2 内部监控电路
6.5 软件RESET指令(SWR)
6.6 看门狗超时复位(WDTO)
6.7 陷阱冲突复位
6.8 非法条件器件复位
6.8.1 非法操作码复位
6.8.2 未初始化的W寄存器复位
6.8.3 安全性复位
6.9 使用RCON状态位
表6-2: 复位标志位操作
7.0 中断控制器
7.1 中断向量表
7.1.1 备用中断向量表
7.2 复位过程
图7-1: dsPIC33FJ32GS406/606/608/610和dsPIC33FJ64GS406/606/608/610中断向量表
表7-1: 中断向量
7.3 中断控制和状态寄存器
7.3.1 INTCON1和INTCON2
7.3.2 IFSx
7.3.3 IECx
7.3.4 IPCx
7.3.5 INTTREG
7.3.6 状态/控制寄存器
寄存器7-1: SR:CPU状态寄存器(1)
寄存器7-2: CORCON:内核控制寄存器(1)
寄存器7-3: INTCON1:中断控制寄存器1
寄存器7-4: INTCON2:中断控制寄存器2
寄存器7-5: IFS0:中断标志状态寄存器0
寄存器7-6: IFS1:中断标志状态寄存器1
寄存器7-7: IFS2:中断标志状态寄存器2
寄存器7-8: IFS3:中断标志状态寄存器3
寄存器7-9: IFS4:中断标志状态寄存器4
寄存器7-10: IFS5:中断标志状态寄存器5
寄存器7-11: IFS6:中断标志状态寄存器6
寄存器7-12: IFS7:中断标志状态寄存器7
寄存器7-13: IEC0:中断允许控制寄存器0
寄存器7-14: IEC1:中断允许控制寄存器1
寄存器7-15: IEC2:中断允许控制寄存器2
寄存器7-16: IEC3:中断允许控制寄存器3
寄存器7-17: IEC4:中断允许控制寄存器4
寄存器7-18: IEC5:中断允许控制寄存器5
寄存器7-19: IEC6:中断允许控制寄存器6
寄存器7-20: IEC7:中断允许控制寄存器7
寄存器7-21: IPC0:中断优先级控制寄存器0
寄存器7-22: IPC1:中断优先级控制寄存器1
寄存器7-23: IPC2:中断优先级控制寄存器2
寄存器7-24: IPC3:中断优先级控制寄存器3
寄存器7-25: IPC4:中断优先级控制寄存器4
寄存器7-26: IPC5:中断优先级控制寄存器5
寄存器7-27: IPC6:中断优先级控制寄存器6
寄存器7-28: IPC7:中断优先级控制寄存器7
寄存器7-29: IPC8:中断优先级控制寄存器8
寄存器7-30: IPC9:中断优先级控制寄存器9
寄存器7-31: IPC12:中断优先级控制寄存器12
寄存器7-32: IPC13:中断优先级控制寄存器13
寄存器7-33: IPC14:中断优先级控制寄存器14
寄存器7-34: IPC16:中断优先级控制寄存器16
寄存器7-35: IPC17:中断优先级控制寄存器17
寄存器7-36: IPC18:中断优先级控制寄存器18
寄存器7-37: IPC20:中断优先级控制寄存器20
寄存器7-38: IPC21:中断优先级控制寄存器21
寄存器7-39: IPC23:中断优先级控制寄存器23
寄存器7-40: IPC24:中断优先级控制寄存器24
寄存器7-41: IPC25:中断优先级控制寄存器25
寄存器7-42: IPC26:中断优先级控制寄存器26
寄存器7-43: IPC27:中断优先级控制寄存器27
寄存器7-44: IPC28:中断优先级控制寄存器28
寄存器7-45: IPC29:中断优先级控制寄存器29
寄存器7-46: INTTREG:中断控制和状态寄存器
7.4 中断设置过程
7.4.1 初始化
7.4.2 中断服务程序
7.4.3 陷阱服务程序
7.4.4 中断禁止
8.0 直接存储器访问(DMA)
表8-1: DMA通道与外设关联
8.1 DMAC寄存器
图8-1: 使用专用事务总线的顶层系统架构
寄存器8-1: DMAxCON:DMA通道x控制寄存器
寄存器8-2: DMAxREQ:DMA通道x IRQ选择寄存器
寄存器8-3: DMAxSTA:DMA通道x RAM起始地址偏移寄存器A
寄存器8-4: DMAxSTB:DMA通道x RAM起始地址偏移寄存器B
寄存器8-5: DMAxPAD:DMA通道x外设地址寄存器(1)
寄存器8-6: DMAxCNT:DMA通道x传输计数寄存器(1)
寄存器8-7: DMACS0:DMA控制器状态寄存器0
寄存器8-8: DMACS1:DMA控制器状态寄存器1
寄存器8-9: DSADR:最近的DMA RAM地址
9.0 振荡器配置
图9-1: dsPIC33FJ32GS406/606/608/610和dsPIC33FJ64GS406/606/608/610振荡器系统框图
9.1 CPU时钟系统
9.1.1 系统时钟源
9.1.2 系统时钟选择
公式9-1: 器件工作频率
表9-1: 用于时钟选择的配置位值
9.1.3 PLL配置
公式9-2: Fosc计算
公式9-3: 带PLL的XT模式示例
图9-2: dsPIC33FJ32GS406/606/608/610和dsPIC33FJ64GS406/606/608/610 PLL框图
9.2 附属时钟产生
9.3 参考时钟产生
寄存器9-1: OSCCON:振荡器控制寄存器(1)
寄存器9-2: CLKDIV:时钟分频比寄存器
寄存器9-3: PLLFBD:PLL反馈分频比寄存器
寄存器9-4: OSCTUN:振荡器调节寄存器
寄存器9-5: ACLKCON:附属时钟分频比控制寄存器
寄存器9-6: REFOCON:参考振荡器控制寄存器
9.4 时钟切换工作原理
9.4.1 使能时钟切换
9.4.2 振荡器切换过程
9.5 故障保护时钟监视器(FSCM)
10.0 节能特性
10.1 时钟频率和时钟切换
10.2 基于指令的节能模式
10.2.1 休眠模式
例10-1: PWRSAV指令语法
10.2.2 空闲模式
10.2.3 在节能指令执行期间的中断
10.3 打盹模式
10.4 PWM节能特性
10.5 外设模块禁止
寄存器10-1: PMD1:外设模块禁止控制寄存器1
寄存器10-2: PMD2:外设模块禁止控制寄存器2
寄存器10-3: PMD3:外设模块禁止控制寄存器3
寄存器10-4: PMD4:外设模块禁止控制寄存器4
寄存器10-5: PMD6:外设模块禁止控制寄存器6
寄存器10-6: PMD7:外设模块禁止控制寄存器7
11.0 I/O端口
11.1 并行I/O(PIO)端口
图11-1: 典型共用端口结构框图
11.2 漏极开路配置
11.3 配置模拟端口引脚
11.4 I/O端口写/读时序
11.5 输入电平变化通知
公式11-1: 端口写/读示例
12.0 TIMER1
表12-1: 定时器模式设置
图12-1: 16位TIMER1模块框图
寄存器12-1: T1CON:TIMER1控制寄存器
13.0 TIMER2/3/4/5特性
图13-1: B类定时器框图(x = 2或4)
图13-2: C类定时器框图(x = 3或5)
表13-1: 定时器模式设置
13.1 16位工作
13.2 32位工作
表13-2: 32位定时器
图13-3: 32位定时器框图
寄存器13-1: TxCON:定时器控制寄存器(x = 2或4)
寄存器13-2: TyCON:定时器控制寄存器(y = 3或5)
14.0 输入捕捉
图14-1: 输入捕捉框图
14.1 输入捕捉寄存器
寄存器14-1: ICxCON:输入捕捉x控制寄存器(x = 1或2)
15.0 输出比较
图15-1: 输出比较模块框图
15.1 输出比较模式
表15-1: 输出比较模式
图15-2: 输出比较操作
寄存器15-1: OCxCON:输出比较x控制寄存器(x = 1或2)
16.0 高速PWM
16.1 特性概述
16.2 特性说明
图16-1: 高速PWM模块架构图
图16-2: 高速PWM模块寄存器互连图
16.3 控制寄存器
寄存器16-1: PTCON:PWM时基控制寄存器
寄存器16-2: PTCON2:PWM时钟分频比选择寄存器
寄存器16-3: PTPER:主主控时基周期寄存器(1,2)
寄存器16-4: SEVTCMP:PWM特殊事件比较寄存器(1)
寄存器16-5: STCON:PWM辅助主控时基控制寄存器
寄存器16-6: STCON2:PWM辅助时钟分频比选择寄存器
寄存器16-7: STPER:辅助主控时基周期寄存器
寄存器16-8: SSEVTCMP:PWM辅助特殊事件比较寄存器
寄存器16-9: CHOP:PWM斩波时钟发生器寄存器
寄存器16-10: MDC:PWM主控占空比寄存器
寄存器16-11: PWMCONx:PWM控制寄存器
寄存器16-12: PDCx:PWM发生器占空比寄存器
寄存器16-13: SDCx:PWM辅助占空比寄存器
寄存器16-14: PHASEx:PWM主相移寄存器
寄存器16-15: SPHASEx:PWM辅助相移寄存器
寄存器16-16: DTRx:PWM死区寄存器
寄存器16-17: ALTDTRx:PWM备用死区寄存器
寄存器16-18: TRGCONx:PWM触发控制寄存器
寄存器16-19: IOCONx:PWM I/O控制寄存器
寄存器16-20: TRIGx:PWM主触发比较值寄存器
寄存器16-21: FCLCONx:PWM故障限流控制寄存器
寄存器16-22: STRIGx:PWM辅助触发比较值寄存器(1)
寄存器16-23: LEBCONx:前沿消隐控制寄存器
寄存器16-24: LEBDLYx:前沿消隐延时寄存器
寄存器16-25: AUXCONx:PWM附属控制寄存器
寄存器16-26: PWMCAPx:主PWM时基捕捉寄存器
17.0 正交编码器接口(QEI)模块
图17-1: 正交编码器接口模块框图(x = 1或2)
寄存器17-1: QEIxCON:QEIx控制寄存器(x = 1或2)
寄存器17-2: DFLTxCON:数字滤波器控制寄存器
18.0 串行外设接口(SPI)
图18-1: SPI模块框图
寄存器18-1: SPIxSTAT:SPIx状态和控制寄存器
寄存器18-2: SPIxCON1:SPIx控制寄存器1
寄存器18-3: SPIxCON2:SPIx控制寄存器2
19.0 I2C™
19.1 工作模式
19.2 I2C寄存器
图19-1: I2C™框图(X = 1)
寄存器19-1: I2CxCON:I2Cx控制寄存器
寄存器19-2: I2CxSTAT:I2Cx状态寄存器
寄存器19-3: I2CxMSK:I2Cx从模式地址掩码寄存器
20.0 通用异步收发器(UART)
图20-1: UART简化框图
寄存器20-1: UxMODE:UARTx模式寄存器
寄存器20-2: UxSTA:UARTx状态和控制寄存器
21.0 增强型CAN(ECAN™)模块
21.1 概述
21.2 帧类型
图21-1: ECAN™模块框图
21.3 工作模式
21.3.1 初始化模式
21.3.2 禁止模式
21.3.3 正常工作模式
21.3.4 监听模式
21.3.5 监听所有报文模式
21.3.6 环回模式
寄存器21-1: CiCTRL1:ECAN™控制寄存器1
寄存器21-2: CiCTRL2:ECAN™控制寄存器2
寄存器21-3: CiVEC:ECAN™中断编码寄存器
寄存器21-4: CiFCTRL:ECAN™ FIFO控制寄存器
寄存器21-5: CiFIFO:ECAN™ FIFO状态寄存器
寄存器21-6: CiINTF:ECAN™中断标志寄存器
寄存器21-7: CiINTE:ECAN™中断允许寄存器
寄存器21-8: CiEC:ECAN™发送/接收错误计数寄存器
寄存器21-9: CiCFG1:ECAN™波特率配置寄存器1
寄存器21-10: CiCFG2:ECAN™波特率配置寄存器2
寄存器21-11: CiFEN1:ECAN™接收过滤器使能寄存器
寄存器21-12: CiBUFPNT1:ECAN™过滤器0-3缓冲区指针寄存器
寄存器21-13: CiBUFPNT2:ECAN™过滤器4-7缓冲区指针寄存器
寄存器21-14: CiBUFPNT3:ECAN™过滤器8-11缓冲区指针寄存器
寄存器21-15: CiBUFPNT4:ECAN™过滤器12-15缓冲区指针寄存器
寄存器21-16: CiRXFnSID:ECAN™接收过滤器标准标识符寄存器n(n = 0-15)
寄存器21-17: CiRXFnEID:ECAN™接收过滤器扩展标识符寄存器n(n = 0-15)
寄存器21-18: CiFMSKSEL1:ECAN™过滤器7-0屏蔽选择寄存器
寄存器21-19: CiFMSKSEL2:ECAN™过滤器15-8屏蔽选择寄存器
寄存器21-20: CiRXMnSID:ECAN™接收过滤器屏蔽器标准标识符寄存器n(n = 0-2)
寄存器21-21: CiRXMnEID:ECAN™接收过滤器屏蔽器扩展标识符寄存器n(n = 0-2)
寄存器21-22: CiRXFUL1:ECAN™接收缓冲区满寄存器1
寄存器21-23: CiRXFUL2:ECAN™接收缓冲区满寄存器2
寄存器21-24: CiRXOVF1:ECAN™接收缓冲区溢出寄存器1
寄存器21-25: CiRXOVF2:ECAN™接收缓冲区溢出寄存器2
寄存器21-26: CiTRmnCON:ECAN™发送/接收缓冲区m控制寄存器(m = 0,2,4,6;n = 1,3,5,7)
21.4 ECAN报文缓冲区
22.0 高速10位模数转换器(ADC)
22.1 特性概述
22.2 模块说明
22.3 模块功能
图22-1: 具有一个SAR的dsPIC33FJ32GS406和dsPIC33FJ64GS406器件的ADC框图
图22-2: 具有两个SAR的dsPIC33FJ32GS606和dsPIC33FJ64GS606器件的ADC框图
图22-3: 具有两个SAR的dsPIC33FJ32GS608和dsPIC33FJ64GS608器件的ADC框图
图22-4: 具有两个SAR的dsPIC33FJ32GS610和dsPIC33FJ64GS610器件的ADC框图
寄存器22-1: ADCON:A/D控制寄存器
寄存器22-2: ADSTAT:A/D状态寄存器
寄存器22-3: ADBASE:A/D基址寄存器(1,2)
寄存器22-4: ADPCFG:A/D端口配置寄存器
寄存器22-5: ADPCFG2:A/D端口配置寄存器
寄存器22-6: ADCPC0:A/D转换对控制寄存器0
寄存器22-7: ADCPC1:A/D转换对控制寄存器1
寄存器22-8: ADCPC2:A/D转换对控制寄存器2
寄存器22-9: ADCPC3:A/D转换对控制寄存器3
寄存器22-10: ADCPC4:A/D转换对控制寄存器4
寄存器22-11: ADCPC5:A/D转换对控制寄存器5
寄存器22-12: ADCPC6:A/D转换对控制寄存器6
23.0 高速模拟比较器
23.1 特性概述
23.2 模块说明
图23-1: 比较器模块框图
23.3 模块应用
23.4 DAC
23.5 与I/O缓冲器之间的交互
23.6 数字逻辑
23.7 比较器输入范围
23.8 DAC输出范围
23.9 比较器寄存器
寄存器23-1: CMPCONx:比较器控制寄存器
寄存器23-2: CMPDACx:比较器DAC控制寄存器
24.0 特殊功能
24.1 配置位
表24-1: 器件配置寄存器映射
表24-2: dsPIC33F配置位的说明
24.2 片上稳压器
图24-1: 片上稳压器的连接(1,2)
24.3 BOR:欠压复位
24.4 看门狗定时器(WDT)
24.4.1 预分频器/后分频器
24.4.2 休眠和空闲模式
24.4.3 使能WDT
图24-2: WDT框图
24.5 JTAG接口
24.6 在线串行编程
24.7 在线调试器
24.8 代码保护和CodeGuard™安全性
表24-3: 64 KB器件的代码闪存安全段大小
表24-4: 32 KB器件的代码闪存安全段大小
25.0 指令集汇总
表25-1: 操作码说明中使用的符号
表25-2: 指令集概述
26.0 开发支持
26.1 MPLAB集成开发环境软件
26.2 适用于各种器件系列的MPLAB C编译器
26.3 适用于各种器件系列的HI-TECH C编译器
26.4 MPASM汇编器
26.5 MPLINK目标链接器/MPLIB目标库管理器
26.6 适用于各种器件系列的MPLAB汇编器、链接器和库管理器
26.7 MPLAB SIM软件模拟器
26.8 MPLAB REAL ICE在线仿真器系统
26.9 MPLAB ICD 3在线调试器系统
26.10 PICkit 3在线调试器/编程器及PICkit 3 Debug Express
26.11 PICkit 2开发编程器/调试器及PICkit 2 Debug Express
26.12 MPLAB PM3器件编程器
26.13 演示/开发板、评估工具包及入门工具包
27.0 电气特性
27.1 直流特性
表27-1: 工作MIPS与电压
表27-2: 热工作条件
表27-3: 热封装特性
表27-4: 直流特性的温度和电压规范
表27-5: 直流特性:工作电流(IDD)
表27-6: 直流特性:空闲电流(IIDLE)
表27-7: 直流特性:掉电电流(IPD)
表27-8: 直流特性:打盹电流(IDOZE)
表27-9: 直流特性:I/O引脚输入规范
表27-10: 直流特性:I/O引脚输出规范
表27-11: 电气特性:BOR
表27-12: 直流特性:程序存储器
表27-13: 内部稳压器规范
27.2 交流特性和时序参数
表27-14: 温度和电压规范――交流
图27-1: 器件时序规范的负载条件
表27-15: 输出引脚上的容性负载要求
图27-2: 外部时钟时序
表27-16: 外部时钟时序要求
表27-17: PLL时钟时序规范(VDD = 3.0V至3.6V)
表27-18: 附属PLL时钟时序规范(VDD = 3.0V至3.6V)
表27-19: 交流特性:内部RC精度
表27-20: 内部RC精度
图27-3: I/O时序特性
表27-21: I/O时序要求
图27-4: 复位、看门狗定时器、振荡器起振定时器和上电延时定时器时序特性
表27-22: 复位、看门狗定时器、振荡器起振定时器和上电延时定时器时序要求
图27-5: TIMER1、TIMER2和TIMER3外部时钟时序特性
表27-23: TIMER1外部时钟时序要求(1)
表27-24: TIMER2外部时钟时序要求
表27-25: TIMER3外部时钟时序要求
图27-6: 输入捕捉(CAPx)时序特性
表27-26: 输入捕捉时序要求
图27-7: 输出比较模块(OCx)时序特性
表27-27: 输出比较模块时序要求
图27-8: 输出比较/PWM模块时序特性
表27-28: 简单输出比较/PWM模式时序要求
图27-9: 高速PWM模块故障时序特性
图27-10: 高速PWM模块时序特性
表27-29: 高速PWM模块时序要求
图27-11: SPIx模块主模式(CKE = 0)时序特性
表27-30: SPIx主模式(CKE = 0)时序要求
图27-12: SPIx模块主模式(CKE = 1)时序特性
表27-31: SPIx模块主模式(CKE = 1)时序要求
图27-13: SPIx模块从模式(CKE = 0)时序特性
表27-32: SPIx模块从模式(CKE = 0)时序要求
图27-14: SPIx模块从模式(CKE = 1)时序特性
表27-33: SPIx模块从模式(CKE = 1)时序要求
图27-15: I2Cx总线启动位/停止位时序特性(主模式)
图27-16: I2Cx总线数据时序特性(主模式)
表27-34: I2Cx总线数据时序要求(主模式)
图27-17: I2Cx总线启动位/停止位时序特性(从模式)
图27-18: I2Cx总线数据时序特性(从模式)
表27-35: I2Cx总线数据时序要求(从模式)
表27-36: 10位高速A/D模块规范
表27-37: 10位高速A/D模块时序要求
图27-19: 每个输入的A/D转换时序
表27-38: 比较器模块规范
表27-39: DAC模块规范
表27-40: DAC输出缓冲器规范
图27-20: QEA/QEB输入特性
表27-41: 正交解码器时序要求
图27-21: QEI模块索引脉冲时序特性
表27-42: QEI索引脉冲时序要求
图27-22: TIMERQ(QEI模块)外部时钟时序特性
表27-43: QEI模块外部时钟时序要求
图27-23: CAN模块I/O时序特性
表27-44: ECAN™模块I/O时序要求
28.0 封装信息
28.1 封装详细信息
附录A: 从dsPIC33FJ06GS101/X02和dsPIC33FJ16GSX02/X04器件移植到dsPIC33FJ32GS406/606/608/610和dsPIC33FJ64GS406/606/608/610器件
A.1 器件引脚和外设引脚选择(PPS)
A.2 高速PWM
A.2.1 故障和限流控制信号源选择
A.2.2 模拟比较器连接
A.2.3 前沿消隐(LEB)
附录B: 版本历史
表B-1: 主要章节更新
表B-2: 主要章节更新
索引
MICROCHIP网站
变更通知客户服务
客户支持
读者反馈表
产品标识体系
全球销售及服务网点