2013年电子设计大赛简易频率特性测试仪.doc-资料库

meng1100-10661292-4744300845203923424.doc.pdf-第1页.png

第1页 / 共21页

meng1100-10661292-4744300845203923424.doc.pdf-第2页.png

第2页 / 共21页

meng1100-10661292-4744300845203923424.doc.pdf-第3页.png

第3页 / 共21页

meng1100-10661292-4744300845203923424.doc.pdf-第4页.png

第4页 / 共21页

meng1100-10661292-4744300845203923424.doc.pdf-第5页.png

第5页 / 共21页

meng1100-10661292-4744300845203923424.doc.pdf-第6页.png

第6页 / 共21页

meng1100-10661292-4744300845203923424.doc.pdf-第7页.png

第7页 / 共21页

meng1100-10661292-4744300845203923424.doc.pdf-第8页.png

第8页 / 共21页

第十届全国大学生电子设计大赛课题:简易频率特性测试仪设计报告时间：2010-09-07

目录目录 ........................................................................................................................................................ 1 摘要 .................................................................................................................................................. 2 Abstract II ...............................................................................................................................................3 1.设计任务与要求任务 ........................................................................................................................4 1．1 基本要求 ..............................................................................................................................4 1．2．发挥部分............................................................................................................................4 2．方案比较及论证 ..............................................................................................................................5 2.1 DDS 集成芯片的选择.............................................................................................................5 2.2 增益补偿电路的选择............................................................................................................6 2.3 相频特性方案的选择............................................................................................................7 2.4 幅频特性方案的选择............................................................................................................8 3．系统硬件设计 ..................................................................................................................................8 3.1 系统总体框图如下 ................................................................................................................8 3.2 相位检测电路框图 ................................................................................................................9 3.3 DDS 频率合成芯片的简介.....................................................................................................9 3.4 单元电路的设计.......................................................................................................................... 11 3.41 多个基于 DDS 芯片 AD9850/AD9851 的合成器的同步原理............................................ 11 3.42 使用 AD9851 的 6x 参考时钟乘法器的方法 ................................................................... 12 3.43 使用 AD9851 的 6x 参考时钟乘法器时同步两个正交相位 DDS 的指令 .......................13 3.44 峰值检波电路的设计 ........................................................................................................14 3.45 电源部分 .............................................................................................................................15 4 系统软件的设计 ......................................................................................................................... 16 5 测试 .................................................................................................................................................. 18 5. 1 测试方案 .............................................................................................................................18 5.2 测试仪器 ..............................................................................................................................18 5.3 测试结果及分析...................................................................................................................18 6.参考文献 ....................................................................................................................................... 19 1

摘要扫频仪是测量网络传输特性的仪器，在现代电子测量中占据着重要的地位。本文着重分析了扫频仪的工作原理，提出了一种基于 DDS 技术的扫频仪的设计方案。在对市场上扫频仪的研究现状和对系统特性进行分析以后，确定了本设计的性能指标和总体方案。此设计主要有扫频信号发生器电路、增益控制电路、幅度和相位检测电路、控制和处理单元以及人机接口电路等 5 个模块组成，其中扫频信号发生器电路采用 DDS 纯数字化方法，具有高速的频率转换时间、极高的频率分辨率和较低的相位噪声，还具有可编程控制等优点，再加上增益控制电路、幅度和相位检测电路等，使扫频仪能适应各种测试要求。利用嵌入式微处理器 80C51 作为控制及处理单元，使用集成化的幅度和相位检测芯片，配有真彩色液晶显示，使这种扫频仪设计简单，调试方便，性能稳定可靠，系统界面友好，能够在全频范围内自动步进测量，可预置测量范围及步进频率值,可以更加细致的观察频率特性图，给使用者带来方便。关键词扫频仪 DDS 技术扫频信号发生器增益控制幅度和相位检测 80C51 步进测量 2

Abstract II Abstract Sweep generator is an instrument for measuring transmission characteristics of the network. In this paper, the working principle of sweep generator were analysed emphatically, then a design scheme based on DDS technology were put forward. After analysing the research status of the sweep generators in the market and the system characteristics, we make sure the performance index and general scheme. In this design, the sweep generator consists of five parts, they respectively are swept signal generator circuit, gain control circuit, magnitude and phase detecting circuit, control and processing unit and human-machine interface circuit. In which swept signal generator adopt the pure digital technique which has high-speed frequency conversion time, extremely high frequency resolution, lower phase noise and the outstanding advantage of programe control, superadd the gain control circuit and the magnitude and phase detecting circuit, the sweep generator can adapt to various test requirements. Embedded microprocessor 80C51 were used as the control and processing and the compositive magnitude and phase detecting circuit and true color LCD make the design of sweep generator more simple, the debugging more convenient and the performance more stable and reliable. In addition, this sweep generator can make stepping measurement automatically in the whole frequency range. We can preset measuring range and stepping frequency, so the detailed frequency characteristic curves can be seen clearly. This function brings users much convenience. DDS magnitude and phase technology Key words gain control swept signal generator sweep generator detecting 80C51 stepping measurement. 3

1.设计任务与要求任务根据零中频正交解调原理，设计并制作一个双端口网络频率特性测试仪，包括幅频特性和相频特性，其示意图如图 1 所示。 1．1 基本要求制作一个正交扫频信号源。（1）频率范围为 1MHz~40MHz，频率稳定度≤10-4 频率可设置,最小设置单位 100kHz。（2）正交信号相位差误差的绝对值≤5º，幅度平衡误差的绝对值≤5%。（3）信号电压的峰峰值≥1V，幅度平坦度≤5%。（4）可扫频输出，扫频范围及频率步进值可设置，最小步进 100kHz；要连续扫频输出，一次扫频时间≤2s。 1．2．发挥部分（1）使用基本要求中完成的正交扫频信号源，制作频率特性测试仪。 a. 输入阻抗为 50Ω，输出阻抗为 50Ω； 4

b. 可进行点频测量；幅频测量误差的绝对值≤0.5dB，相频测量误差的绝对值≤5º；数据显示的分辨率：电压增益 0.1dB，相移 0.1º。（2）制作一个 RLC 串联谐振电路作为被测网络，如图 2 所示，其中 Ri 和 Ro 分别为频率特性测试仪的输入阻抗和输出阻抗；制作的频率特性测试仪可对其进行线性扫频测量。 a. 要求被测网络通带中心频率为 20MHz，误差的绝对值≤5%；有载品质因数为 4，误差的绝对值≤5%；有载最大电压增益≥ -1dB； b. 扫频测量制作的被测网络，显示其中心频率和-3dB 带宽，频率数据显示的分辨率为 100kHz； c. 扫频测量并显示幅频特性曲线和相频特性曲线，要求具有电压增益 2．方案比较及论证本系统主要采用 89C51 单片机实现对两路 dds 频率合成芯片的控制，通过对两路相位的控制，实现正交信号。然后自己制作 RLC 被测网络，通过增益补偿和放大，峰值检波电路，然后进行幅频和相频的打点显示。 2.1 DDS 集成芯片的选择方案一：采用 AD8954，然后通过单片机对其的编程，实现两路正交信号的输出，可是 AD8954 芯片对我们的使用还很陌生，而且价格昂贵，因此我们小组没有采用此方法。方案一：采用两片 AD9851 然后让它们公用一个晶振，两路布线对称，然后实现两路正交信号的输出。我们通过对 fq_ud 信号的控制，把两路信号的频率和相位控制字先存进我们的寄存器，然后同步更新，实现对两路信号的正交输出。 5

由于此方案易于设计和实现，因此我们采用本方案实现对两路正交信号的输出，并且达到预期的效果。 2.2 增益补偿电路的选择方案一：采用自动增益控制芯片。使用集成芯片与 AD 转换芯片将数据传输到单片机，再由程序控制电路增益的大小，本电路优点在于控制方便，可以利用友好的人机界面，方便控制，缺点在于功耗大并且成本高。方案二：采用 AGC 型三极管。使用 AGC 型三极管做为级间放大，在输出电压达到一定程度时引发其自动增益控制的特性。该电路的优点是节省了器件资源，大大提高器件的利用率，但缺点是电路参数匹配困难。方案三：由于我们要实现对低频部分幅值的稳定放大，补偿高频部分的放大，由于我们需要对高频部分进行放大处理，采用 AGC 网络，很难实现对带宽进行控制，因此我们采用三极管，分离元件的方式，实现对高频部分的放大，然后合适的采用隔直电容，把直流分量滤去。 6

电路图如下：综合上面三种方案，型三极管比 AGC 更容易在高频电路发挥其作用，并且功耗一项远优于集成芯片，因此选择方案三实现电路的增益补偿。 2.3 相频特性方案的选择方案一：采用高速 ADC 通过对正交信号的实时采集，然后实现打点画线，由于此方案对微处理器和 ADC 的要求和分片率很高，因此我们并没有采用此方式。方案二：通过乘法器对两路信号的输出相乘，然后通过滤波电路把交流分量滤去，然后实现对两路信号相位的测量。 7

资料库

2013年电子设计大赛简易频率特性测试仪.doc

相关推荐

开发技术

热门标签

最新资料