武汉理工大学数字逻辑实验
实验二
实验名称:一位 8421BCD 码转换成余 3 码
一、实验目的:
1、使用门电路设计一位 8421 码转换成余 3 码组合逻辑电路;
2、掌握组合逻辑电路的基本概念和设计方法。
二、实验内容:
根据实验要求输入的是 8421BCD 码,它的 4 个输入端分别用 8B 、
4B ,、 2B 和 1B 表示。输出是余 3 码,用 A、B、C、D 表示,电路的
框图如图 2-1 所示。
1、根据题意列出真值表。在该实验中,8421BCD 码有 0000~1001
十种输入,另外 1010~1111 六种输入是不可能发生的。因此 10m ~ 15m 是
该实验中的无关小项。根据实验要求列出的真值表如表 2-1 所示。
表 2-1 真值表
8421 码
B8
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B4
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B2
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
A
0
0
0
0
0
1
1
1
1
1
d
d
d
d
d
d
试验(二)第 1页
余 3BCD 码
C
B
1
0
1
0
0
1
1
1
1
1
0
0
0
0
0
1
1
0
0
1
d
d
d
d
d
d
d
d
d
d
d
d
D
1
0
1
0
1
0
1
0
1
0
d
d
d
d
d
d
武汉理工大学数字逻辑实验
2、写出逻辑函数表达式。
(
A B B B B =
)
,
,
,
4
2
1
8
(
B B B B B =
)
,
,
,
8
4
2
1
C B B B B =
(
)
,
,
,
4
2
1
8
m
m
m
m
(5,6,7,8,9)
+ (10,11,12,13,14,15)
d
A B C D
(1,2,3,4,9)
+ (10,11,12,13,14,15)
d
(0,3,4,7,8)
+ (10,11,12,13,14,15)
d
8421BCD 码转换成
余 3 码
D B B B B =
(
)
,
,
,
8
4
2
1
(0,2,4,6,8)
+ (10,11,12,13,14,15)
d
8B
4B
2B 1B
化简逻辑函数 A、B、C 和 D。图 2-12 是实验的卡诺图。卡诺图
a、b、c、d 中的填入无关小项“d”,然后在小方格上填“1”,再进行
逻辑函数的化简。逻辑函数 A、B、C 和 D 化简如下所示。
图 2-1
(
A B B B B = 8B + 4B
)
,
,
,
8
4
2
1
2B + 4B 1B
(
B B B B B = 4B
)
,
,
,
8
4
2
1
C B B B B = 2B
(
)
,
,
,
8
4
2
1
2B
1B + 4B
1B + 4B
2B
1B + 2B 1B
D B B B B = 1B
(
)
,
,
,
8
4
2
1
下面对化简以后的逻辑函数进行变换。这里进行逻辑函数变换的
目的是使有些门电路可以公共使用,从而使逻辑电路中门电路的个数
为最少。
(
A B B B B = 8B + 4B
)
,
,
,
8
4
2
1
2B + 4B 1B = 8B + 4B ( 2
B
B
1)
= 8B + 4B
1B B
2
(
B B B B B = 4B
)
,
,
,
8
4
2
1
C B B B B = 2B
(
)
,
,
,
8
4
2
1
B B B B
= 8
1
4
2
2B
1B + 4B
1B + 4B
2B = 4B
1B B + 4B
2
1B B
2
= 4B 2
1B B
1B + 2B 1B = 2B
1B + 2B
1B = 2B 1B
试验(二)第 2页
D B B B B = 1B
(
,
)
1
,
4
8
,
2
武汉理工大学数字逻辑实验
卡诺图及其化简
B8 B4
B2 B1
0 0
0 1
1 1
1 0
B8 B4
B2 B1
0 0
0 1
1 1
1 0
11
d
d
d
d
11
d
d
d
d
10
1
1
d
d
10
1
0
d
d
00
0
0
0
0
)a
00
1
0
1
0
01
0
1
1
1
01
1
0
1
0
)c
B8 B4
B2 B1
0 0
0 1
1 1
1 0
B8 B4
B2 B1
0 0
0 1
1 1
1 0
01
1
0
0
0
01
1
0
0
1
11
d
d
d
d
11
d
d
d
d
10
0
1
d
d
10
1
0
d
d
00
0
1
1
1
)b
00
1
0
0
1
)d
3、画出组合逻辑电路图(见图 2-2)
8B
4B
2B
1B
。
1
。
1
。
1
。
&
。
&
。
&
。
=1
。
=1
A
B
C
D
4、在逻辑电路图中标出集成电路引脚
试验(二)第 3页
武汉理工大学数字逻辑实验
74LS00 集成电路引脚名称 74LS86 集成电路引脚名称
5V 13
12
11 10
9
8
1
2
3
4
5
6 地
其对应逻辑图标上引脚后如下图:
3
8
4
。
&
9
。
&
8B
4B
2B
1B
1
2
。
1
3
4
。
1
。
6
1
5
1
2
。
&
5
6
1。
=
10
11
。
=1
A
B
C
D
三、连接,调试和测试组合逻辑电路参考事项注意如下:
1、实验开始时,检查并确定实验设备上的集成电路是否符合要求。
2、导线在插孔中一定要牢固接触。集成电路引脚与引脚之间的连
线一定要良好接触。连线在面包板上排列整齐,连线的转弯成直角。
连线不要飞线。
3、在组合逻辑电路连线时,为了防止连线时出错,可以在每连接
试验(二)第 4页
武汉理工大学数字逻辑实验
一根线以后,在组合逻辑电路图中做一个记号,这样可以避免连线搞
错,连线漏掉,多余连线等现象发生。
四、实验小结、心得体会
1、通过此次试验,学会了使用门电路设计一位 8421 码转换成余
3 码组合逻辑电路;
2、通过此次试验,掌握了组合逻辑电路的基本概念和设计方法。
3、在组合逻辑电路连线时,为了防止连线时出错,可以在每连接
一根线以后,在组合逻辑电路图中做一个记号,这样可以避免连线搞
错,连线漏掉,多余连线等现象发生。
学生姓名:
学生学号:
实验日期:2010 年 12 月 26 日
实验成绩:
试验(二)第 5页