2004年山东齐鲁工业大学电子技术考研真题.doc

发布时间：2022-09-15 发布人：admin 分类：说明书资料大小：0.18M 资料格式：doc 举报版权申诉

第1页 / 共4页

第2页 / 共4页

第3页 / 共4页

第4页 / 共4页

文本预览

2004年山东齐鲁工业大学电子技术考研真题一、（16 分）放大电路如图一所示，图中各电容对交流均可视为短路，三极管的电流放大系数为β， ① 求出放大电路的静态工作点IBQ、ICQ 及UCEQ 的表达式； ② 画出简化的 H 参数微变等效电路，求出电压增益 AU，AUS 和输入电阻 Ri 及输出电阻Ro 的表达式。二、（15 分）电路如图二所示，已知：VCC=VEE=12V，各三极管的 UBEQ=0．7V，β=100， Rb=1KΩ，RC=5KΩ，RW=200Ω，R=2KΩ， Re3=1．6KΩ，RL=10KΩ，UZ=4V, =100Ω 。 ① 计算电路的静态工作点； ② 计算电路的AUd、Rid、Rod 。 rbb′ 三、（14 分）在图三所示的电路中，已知 R1=R=R′=100KΩ, R2= Rf =100KΩ， C=1μF 。 ① 试求出ｕo 与ｕi 的运算关系式；（设图中所有运放均为理想运放） ② 设ｔ=0 时，ｕo=0，且ｕi 由 0 跃变为－1V，试求输出电压由 0 上升到＋6V 所需要的时间。

四、（15 分）电路如图所示，设A1、A2、A3 均为理想运放，其最大输出电压幅度为±15V， ① A1～A3 各组成何种基本应用电路？ ② 若υi=9sinωt（V），试画出与之对应 υo1、υo2 和υo 的波形； ③ 若将 A2 的同相端改接到 VREF=4．5V，当 υi=9sinωt(V)时，再画出与之对应υo1、υ02 和υo 的波形。五、（15 分）图五为某扩音机的简化等效电路。 ① 若输出电压产生交越失真，应调节哪个电阻？是增大还是减小？ ② 若运算放大器的输出电压足够大，是否有可能在输出端得到 8W 的功率？设V1、V2 的饱和压降均为 1V。 ③ 若运算放大器的最大输出电流为±10mA，为了使负载获得最大的输出电流， V1、V2 的β 值应不低于多少？ ④ 为了提高输入电阻，降低输出电阻，并稳定电压放大倍数，应当如何通过Rf 引入反馈？画出正确的连接方式。 ⑤ 在上题情况下，若 Ui =100mV 时 Uo=5V，那么 Rf 应取多大？设 A 为理想运算放大器。

六、（14 分）化简函数。 ①用公式法化简为最简与或式：Y=AC+BC+BD+A(B+C)+ABCD+ABDE ②用卡诺图化简为最简与或式：Y=CD（A⊙B）+ABC + ACD 约束条件为 AB+CD=0 七、（16 分） ① 图 7-1 所示各电路均由TTL 门组成，RON=2KΩ，ROFF=0．7KΩ。试分别写出 F1～ F4 的逻辑表达式。 ② 由两片 4 选 1 数据选择器组成的电路如图 7-2 所示。写出 F 的最小项表达示。

八、（16 分）图八所示是一个 4 位二进制加法器 74LS283，图中A4～ A1 和B4～B1 分别表示被加数和加数，C0 为来自低位的进位，C4 为向高位的进位端。试用该加法器设计一个加/减运算电路。当控制信号M=0 时它将输入的两个 4 位二进制数相加，而M=1 时它将两个输入的 4 位二进制数相减。允许附加必要的门电路，但要求实现的电路最简。九、（15 分）电路如图九所示，设所有触发器的初始状态均为 0 态。 ① 写出电路的状态方程、输出方程； ② 画出状态转换图和时序波形图； ③ 说明该电路的逻辑功能。十、（14 分）试用ＲＯＭ设计一个乘法器。已知输入是两个２位的二进制数Ａ1Ａ 0 和Ｂ1Ｂ0，输出是二者的乘积，并用４位二进制数表示，即Ｙ3Ｙ2Ｙ1Ｙ0 。要求画出ＲＯＭ的与或阵列图。

分享到：

赞收藏

资料库

2004年山东齐鲁工业大学电子技术考研真题.doc

相关推荐

考研

热门标签

最新资料