logo资料库

四人智力竞赛抢答器数字电路设计.doc

第1页 / 共11页
第2页 / 共11页
第3页 / 共11页
第4页 / 共11页
第5页 / 共11页
第6页 / 共11页
第7页 / 共11页
第8页 / 共11页
资料共11页,剩余部分请下载后查看
西安文理学院机械电子工程系 课程设计报告 专业班级: 电子信息工程 课 题 程: 目: 数字电路 四人智力抢答器 学 号:08101060235 08101060205 学生姓名:张倩 贾瑞琼 庄希为 指导教师: 孙静 年 月
学生姓名 指导教师 课 程 题目 任务与要求 西安文理学院机械电子工程系 课程设计任务书 专业班级 职 称 学 号 教研室 该页由教师提供 请装订时务必打印出来 开始日期 完成日期 年 月 日
目录 设计目的……………………………………………1 设计任务和要求…………………………………… 1 总体设计方案……………………………………… 1 功能模块设计与分析……………………………… 1-5 电路的安装与调试………………………………… 5-6 实验仪器及元器件清单…………………………… 6-7 心得体会……………………………………………7 附录一 系统电路图………………………………… *
一、设计目的 二、设计要求和任务: 1,设置主持人 1 名,选手 4 名。 2,主持人预置抢答时间(0—10 秒),控制抢答开始,并计时显示时间。 3,4 位选手均可按键抢答,显示电路显示优先抢答者的序号,此时禁止其 他的选手抢答,计时停止。 4,若在规定的时间内无人抢答,发出报警信号,此时禁止所有选手抢答, 并保持表示此题目作废。 5,主持人取消报警状态。 三、总体设计方案 (方案的选择和论证,包含总体框图设计,并有分析和原理说明。) 报警器 七 段 数 码 管 显示译码 秒脉冲电路 计时器 主控电路 七段数码管 显示译码 抢答按键 图 1.0 四人智力竞赛抢答器系统框图 四、功能模块设计与分析 (分为两部分,一是总电路图设计,有原理说明;二是单元电路图的设计、参数 计算、说明等。) 《1》、总电路图设计图与分析: 第 1页
图 1.1 总电路图设计图 《2》、单元电路图的设计、参数计算、说明等: 1、触发锁存电路分析: 图 2 触发锁存电路图 触发锁存电路主要是由集成寄存器 74LS175、四输入与非门 74LS20 和二输 入与非门 74LS00 构成。一个 4 位的集成寄存器 74LS175 的管脚图。其中 CLR 是 异步清零控制端。在寄存器数据或代码之前,必须先将寄存器清零,否则有可能 出错。1D—4D 数据输入端,在 CP 脉冲上升沿作用下,1D—4D 端的数据被并行地 存入寄存器。输出数据可以并行从 1Q—4Q 端引出,也可以并行从 1Q!—4Q!端反 码引出。 第 2页
开关 J5 是裁判开关,开关 J1—J4 是抢答开关,开关闭合输入高电平,断开 输入低电平。当 J5 断开时 CLR 端输入为低电平对 74LS175 进行清零,1Q!—4Q! 全为高电平,输入 CLK 的脉冲输入为有效脉冲。当开关 J5 闭合后选手可进行抢 答,如果 J3 闭合 3D 输入为 1 相应的 3Q 输出为 1,3Q!输出为 0,而 1Q!、2Q!、 4Q!输出为 1,最后 CLK 的输入为 1,脉冲信号将无效触发器被锁定。 2、显示电路分析: 图 3 显示电路图 显示电路由 8 线—3 优先编码器 74LS148、与非门、集成七段显示译码器 7448 和七段共阴数码管组成。由于 74LS148 输出的是反码所以 74LS148 输出的信号首 先用反码器反相后再由译码器译码并最终在七段数码管上显示出结果。 由于 74LS148 的输入端低电平有效,所以 74LS175 的反相输出端 1Q!—4Q!直 接与 74LS148 输入端 D0、D1、D2、D3 连接。74LS48 输入信号为 BCD 码,输出为 OA、OB、OC、OD、OE、OF、OG 共七线,另有三条控制线 LT!、RBI!、BI!/RBO! LE!端为测试端。在 BI!端接高电平的条件下,当 LT!=0 时,无论输入端 A、B、 C、D 为何值,OA—OG 输出全为高电平,使七段显示器件显示“8”字型,此功能 用于测试器件。RBI!端为灭零输入端。在 LT!=1 BI!=1 条件下,当输入 A、B、 C、D=0000 时,输出 OA—OG 全为低电平,可使共阴 LED 显示器熄灭。但当输入 A、 B、C、D 不全为 0 是仍能正常译码输出,是显示器正常显示。!端为消隐输入端 该输入端具有最高级别的控制权,当该端为低电平时,不管其他输入端为何值, 输出端 OA—OG 均为低电平,这可使共阴显示器熄灭。另外,该端还有第二功能 ---灭零信号输出端,记为 RBO!。当该位输入 A、B、C、D=0000 且 RBI!=0 时, 此时 RBO!输出低电平;若该位输入的 A、B、C、D 不等于 0,则 RBO!输出高电 平。若将 RBO!与 RBI!配合使用,很容异实现多为数码显示时的灭零控制。 74LS48 可直接驱动共阴极 LED 数码管而不需外接限流电阻。此处要是保持 数码管不黑屏就将 BI/RBO,RBI 置 1 就可以了,LT!是检查数码管的好坏的,如 果不需要的话直接接高电平。其他端口按照 OA、OB、OC、OD、OE、OF、OG 的对 应关系连接好以保证显示正确,确保接地成功。 第 3页
3、可预置倒计时电路分析: 图 4 可预置倒计时电路分析图 倒计时电路主要由集成计数器 74LS192,秒脉冲电路和显示电路组成。该部 分的显示电路和抢答显示电路基本相同这里就不在叙述,下面主要分析一下计数 部分和脉冲部分。 首先对 74LS192 的功能做一下说明: 1、异步置数功能,LOAD!为异步置数控制端,低电平有效。当 CLR=0、LOAD!=0 时,D3、D2、D1、被置数,不受 CP 脉冲的控制。2、加减法计数,当 CLR=0 和 LOAD!=1,而减数计数输入端 CPd 为高电平,计数脉冲从加法计数端 CPu 输入时 进行加法计数,3、当 CPd 和 Cpu 的条件互换时则进行减法计数。4、保持,当 CLR=0、LOAD!=1,且 CPd=Cpu=1 时计数器处于保持状态。 当开关 J5 断开时 CLR=0、LOAD!=0 此时计数器处于置数状态,裁判员可以根 据题目的难易程度通过修改 74LS192 四个输入来调整计时的时间并在计时数码 管上显示设定的时间。当 J5 闭合计时器开始倒计时时,要是在计时没有完成前 有选手按下了抢答器的按键,抢答器被锁定的同时主控电路也会把倒计时电路锁 定。锁定的原理就是把脉冲信号锁定从而使计时电路处于保持状态显示抢答时的 时间。如果计时结束仍然没有选手抢答,74LS192 四个输出端输出的信号分别经 过非门后在经过一个与非门 74LS20,74LS20 的输出信号同时把 74LS192 和 74LS175 的 CP 脉冲信号锁定使计时器显示为 0 不变使抢答电路被锁定抢答无效。 4、报警电路分析: 声音报警电路采用单稳触发器来实现。单稳态触发器的工作特点是:只有一 个稳定状态,既无信号触发时,电路处于稳定状态;在外来触发脉冲作用下,可 从稳定状态翻转到暂稳态,经过一点时间后又自行回到稳定状态。 图中所示与非门组成的微分型单稳触发电路。Rd、R 的取值足以保证触发器 处于 G1 导通、G2 截止的稳定状态,此时,电容 C 两端没有电压。当负极性触发 第 4页
脉冲 UI 加至由 Cd、Rd 构成的微分电路后,就产生出负的尖脉冲,致使 G1 门截 止,UI 为高电平,因 C 上电压不能突变,所以此时 uR 也为高电平,C2 门饱和, 触发器转入到暂稳状态,即使触发脉冲过去,电路也还保持这一状态暂时不变, 此后,vo1 通过 C、R 回路对 C 充电,uR 的电平随之降低。一旦 uR 低于门电路的 关门电平 G2 门截止 U2 为高电平,于是,G1 导通,U1 为低电平。暂稳状态结束。 电容 C 开始放电,经短暂时间,放电完毕,电路完全恢复导原来的稳定状态。待 下一个触发脉冲来到,再次重复以上过程。该电路各点电压波型,微分电路 R、 C 决定暂稳态的持续时间。 光报警电路采用发光二极管电路,当开关闭合时对应的二极管就会发光,如 果 J5 还没有闭合其他开关就闭合的话他们的二极管就会发光进行报警裁判就可 以知道是哪位选手提前按了抢答按键。当计时器显示导 0 还没有选手抢答的话显 示器显 0 的同时红色发光二极管就会发光提醒选手和裁判时间已经到了。 五、电路的安装与调试 (1)、该个智力竞赛抢答器,可同时共四名选手或四个参赛队参加比赛,他们的 编号分别是 1、2、3、4 各用一个抢答按钮,按钮的编号与选手的编号相对应。 抢答器具有数据锁存和显示功能,抢答开始后,若有选手按动抢答按钮,编号立 刻锁存,并在 LED 数码管上显示出选手的编号此时还禁止其他选手抢答其他选手 在操作时将无效操作,优先抢答选手的编号显示一直要保持到主持人将系统清零 为止。 (2) 、支持人控制开关为 J5,用来控制系统的清零(编号显示数码管灯灭)和 抢答开始计时器的置数与倒计时开始,当 J5 断触发锁存电路清 0 计时电路置数, 当 J5 闭合可以进行抢答时电路开始倒计时并显示器显示。 (3)、抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定。裁判 启动开始键后,参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显 示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。 (4)、如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,如图所示 第 5页
分享到:
收藏