LC1860C数据手册 LC1860 Datasheet Leadcore.pdf

发布时间：2022-05-29 发布人：admin 分类：说明书资料大小：2.78M 资料格式：pdf 举报版权申诉

darksheen-12764310-LC1860C数据手册v1.0.1.pdf-第1页.png

第1页 / 共192页

darksheen-12764310-LC1860C数据手册v1.0.1.pdf-第2页.png

第2页 / 共192页

darksheen-12764310-LC1860C数据手册v1.0.1.pdf-第3页.png

第3页 / 共192页

darksheen-12764310-LC1860C数据手册v1.0.1.pdf-第4页.png

第4页 / 共192页

darksheen-12764310-LC1860C数据手册v1.0.1.pdf-第5页.png

第5页 / 共192页

darksheen-12764310-LC1860C数据手册v1.0.1.pdf-第6页.png

第6页 / 共192页

darksheen-12764310-LC1860C数据手册v1.0.1.pdf-第7页.png

第7页 / 共192页

第8页 / 共192页

LC1860C数据手册

功能特点

基本特点

多媒体特点

解调器特点

DMA特点

外围接口

其他模块

1 第一章概述

1.1 芯片功能架构

1.2 管脚控制

1.3 芯片工作模式

1.4 芯片各模块概述

1.4.1 AP功能模块

1.4.1.1 CPU_SYS

1.4.1.1.1 AP_A7

1.4.1.1.2 图形加速单元（GPU）

1.4.1.2 AP共享RAM（AP_SEC_RAM）

1.4.1.3 系统内存管理单元（SMMU）

1.4.1.4 AP系统控制器（CTL）

1.4.1.5 异步扩展接口（HPI）

1.4.1.6 SDMMC接口控制器（SDMMC0，SDMMC2）

1.4.1.7 安全控制器（SECURITY）

1.4.1.8 DSI_ISP_SYS

1.4.1.8.1 显示子系统（DISPLAY）

1.4.1.8.2 图像信号处理器（ISP）

1.4.1.8.3 AP系统控制器（DSI_ISP_CTL）

1.4.1.9 VIDEO_SYS

1.4.1.9.1 视频编解码单元（VIDEO_ACC）

1.4.1.9.2 2D加速器（2DACC）

1.4.1.10 HBLK0

1.4.1.10.1 只读存储器（ROM）

1.4.1.10.2 通用直接存储器存取控制器（AP_DMAG）

1.4.1.10.3 AP直接存储器存取控制器（AP_DMAC）

1.4.1.10.4 精简直接存储器存取控制器（AP_DMAS）

1.4.1.10.5 NANDFLASH控制器（NFC）

1.4.1.10.6 SDMMC1接口控制器

1.4.1.10.7 加解密与数字签名模块（CIPHER）

1.4.1.11 USB_SYS

1.4.1.11.1 通用串行总线控制器（USB）

1.4.1.11.2 AP系统控制器（USB_CTL）

1.4.1.12 SEC_APB

1.4.1.12.1 I2C接口控制器2（I2C2）

1.4.1.12.2 键盘控制器（KBS）

1.4.1.12.3 同步串行接口控制器2（SSI2）

1.4.1.12.4 安全属性控制器（BP147）

1.4.1.12.5 存储器安全区域控制器（TPZCTL）

1.4.1.13 DATA_APB

1.4.1.13.1 I2S接口控制器（AP_I2S）

1.4.1.13.2 同步串行接口控制器（SSI0、SSI1）

1.4.1.13.3 通用异步串行通信控制器（UART0、UART1、UART2）

1.4.1.14 CTL_APB

1.4.1.14.1 AP看门狗（AP_WDT）

1.4.1.14.2 AP定时器（AP_TIMER）

1.4.1.14.3 I2C接口控制器（I2C0、I2C1、I2C3）

1.4.1.14.4 脉冲宽度调制模块（PWM）

1.4.1.14.5 AP时钟控制器（AP_PWR）

1.4.2 CP功能模块

1.4.2.1 CP_A7

1.4.2.2 数字信号处理器0（X1643）

1.4.2.3 SDR_SYS

1.4.2.3.1 SDR_SYS子系统概述

1.4.2.3.2 XC4210

1.4.2.3.3 TCE控制器（TCE_CTL）

1.4.2.3.4 TURBO译码器（TURBO）

1.4.2.3.5 混合自动重传模块（HARQ）

1.4.2.3.6 混合基DFT（MRD）

1.4.2.3.7 最大似然译码（MLD）

1.4.2.3.8 快速Walsh-Hadamard变换（FWHT）

1.4.2.3.9 解扰解扩（Despreader）

1.4.2.4 X1643中断控制器（X1643_ICTL）

1.4.2.5 XC4210中断控制器（XC4210_ICTL）

1.4.2.6 CP共享RAM0(CP_SHRAM0)

1.4.2.7 CP共享RAM1(CP_SHRAM1)

1.4.2.8 CP系统控制器（CP_MAILBOX）

1.4.2.9 RF_SYS

1.4.2.9.1 射频接口控制器子系统（RFIF）

1.4.2.9.2 DIGRFV4控制器（DIGRFV4）

1.4.2.9.3 RF专用存储器存取控制器（RF_DMAD）

1.4.2.9.4 LTET模块

1.4.2.9.5 LTEU模块

1.4.2.10 CP_L12ACC

1.4.2.10.1 CP专用存储器存取控制器（CP_DMAD）

1.4.2.10.2 THU模块

1.4.2.10.3 A5模块（A5）

1.4.2.10.4 GEA模块

1.4.2.10.5 CP通用直接存储器访问控制器（CP_DMAG）

1.4.2.10.6 TFT专用直接存储器访问控制器（XC_DMA）

1.4.2.10.7 CipherHWA模块

1.4.2.10.8 IP硬件加速器（IPHWA）

1.4.2.10.9 高速串行Trace接口控制器（HSL）

1.4.2.11 CP_APB

1.4.2.11.1 CP时钟控制器（CP_PWR）

1.4.2.11.2 实时时钟（RTC）

1.4.2.11.3 CP看门狗（CP_WDT）

1.4.2.11.4 CP定时器（CP_TIMER）

1.4.2.11.5 智能卡接口控制器（SIM0、SIM1）

1.4.3 TOP功能模块

1.4.3.1 音频数字处理器（TL420）

1.4.3.2 TL420中断控制器（TL420_ICTL）

1.4.3.3 TOP通用直接存储器访问控制器（TOP_DMAG）

1.4.3.4 TOP精简直接存储器存取控制器（TOP_DMAS）

1.4.3.5 CP启动RAM（CP_BOOT_RAM）

1.4.3.6 TOP共享RAM（TOP_RAM）

1.4.3.7 TOP系统控制器（TOP_MAILBOX）

1.4.3.8 COM_APB

1.4.3.8.1 TOP时钟控制器（DDR_PWR）

1.4.3.8.2 通用异步串行通信控制器（COM_UART）

1.4.3.8.3 I2C接口控制器（COM_I2C）

1.4.3.8.4 I2S接口控制器（COM_I2S）

1.4.3.8.5 同步串行接口控制器（COM_PCM）

1.4.3.8.6 管脚复用控制器（MUX_PIN）

1.4.3.8.7 通用IO控制器（GPIO）

1.4.3.9 外部存储器控制器（MEMCTL）

1.4.3.10 调试与测试模块（DEBUG&TEST）

2 第二章管脚分配和信号描述

2.1 管脚映射图

2.2 符号说明

2.3 芯片封装

2.4 芯片电源地

2.5 芯片模拟信号

2.5.1 由DRFAVDDO供电模块(DIGRFV4接口)

2.5.2 由CPHY0VDD供电的ISP接口

2.5.3 由CPHY1VDD供电的ISP接口

2.5.4 由DPHYVDD供电的DISPLAY DPHY接口

2.5.5 USB OTG接口

2.5.6 OSC接口

2.6 芯片数字信号

2.6.1 由VDDQ电源供电的模块(MEMCTL0接口)

2.6.2 由PVDD0电源供电是模块(RFIF接口)

2.6.3 由PVDD1电源供电的模块(HSL、HPI接口)

2.6.4 由PVDD9电源供电的模块(SIM0接口)

2.6.5 由PVDD10电源供电的模块(SIM1接口)

2.6.6 由PVDD7电源供电的模块(UART0 、GPIO72~GPIO75接口)

2.6.7 由PVDD2电源供电的模块(COM_PCM0、COM_I2S、COM_I2C、部分PWR接口)

2.6.8 由PVDD3电源供电的模块(NANDFLASH、SDMMC1接口)

2.6.9 由PVDD4电源供电的模块(LCD、SSI0接口)

2.6.10 由PVDD5电源供电的模块(SSI1/2、CAMERA、UART1/2、COM_PCM1、SDMMC2、I2C0/1、KBS接口)

2.6.11 由PVDD6电源供电的模块(JTAG0/1、芯片模式控制、COM_UART接口)

2.6.12 由PVDD8电源供电的模块(SDMMC0接口)

3 第三章地址映射

3.1 芯片总地址映射

3.1.1 AP侧地址映射

3.1.2 CP侧地址映射

3.1.3 TOP侧地址映射

3.2 处理器访问权限

3.2.1 处理器访问AP侧权限

3.2.2 处理器访问CP侧权限

3.2.3 处理器访问TOP侧权限

4 第四章中断系统

4.1 AP_A7中断分配

4.2 CP_A7中断分配

4.3 X1643中断分配

4.4 XC4210中断分配

4.5 TL420中断分配

5 第五章电气特性

5.1 工作环境推荐值

5.2 管脚AC/DC参数

5.2.1 MEMCTL IO AC/DC参数

5.2.2 SDMMC IO AC/DC参数

5.2.3 LCD MIPI IO AC/DC参数

5.2.4 其他IO AC/DC参数

5.3 时钟特性

5.3.1 32KHz时钟

5.3.2 26MHz时钟

5.4 上电时序

5.5 Memory接口时序

5.5.1 MEMCTL0 LPDDR2接口时序

5.5.2 MEMCTL0 LPDDR3接口时序

5.5.3 Nand FLASH接口时序

5.6 RF接口时序

5.6.1 DIGRFV4

5.6.2 GSMIF

5.7 SSI接口时序

5.7.1 SPI协议接口时序

5.7.2 SSP协议接口时序

5.8 PCM协议接口时序

5.9 I2C接口时序

5.10 I2S接口时序

5.11 LCD接口时序

5.11.1 RGB接口时序

5.11.2 MIPI接口时序

5.12 SDMMC接口时序

5.13 HSL接口时序

6 第六章机械特性

6.1 封装材料

6.2 机械尺寸图

6.3 分类特征

7 图目录

8 表目录

9 GPIO与外部管脚对应关系

LC1860C 数据手册 Version 1.0.1 LC4.603.069UM 2014-03 For more information, visit our website at: www.leadcoretech.com

郑重声明本文档以及其所包含的内容为联芯科技有限公司（联芯）所有，并受中国法律和其他可适用的国际公约的版权保护。未经联芯的事先书面授权，不得对本文档的全部或者部分进行任何形式的复制、传输、披露、修订、修改或使用。违反者将对其违反行为所造成的任何以及全部损害承担责任，联芯保留采取任何法律所允许范围内救济措施的权利。联芯科技有限公司

文档更新记录版本号日期描述 V1.0.0 2014-03 文档初始版本创建。2014 年 03 月至 2014 年 08 月更新 V1.0.1 2014-9-18 1. 功能特点——>外围接口：原“可外接 LPDDR2/ LPDDR3/ DDR3(L)存储器”修改为“可外接 LPDDR2/ LPDDR3 存储器” 2. 1.4.3.9 外部存储器控制器（ MEMCTL ）“ MEMCTL 可外接 LPDDR2/LPDDR3/DDR3(L) 存储器 ” 修改为 “ MEMCTL 可外接 LPDDR2/LPDDR3 存储器”

关于本书该数据手册概要介绍了 LC1860C 的功能特性、系统结构和各模块的基本信息。用于芯片用户初步了解芯片基本功能特点和架构。适用对象《LC1860C 芯片数据手册》为使用该芯片进行用户提供了基本的数据资料。使用本手册进需要具备通信及软件编程方面的基础知识。篇幅结构手册根据不同的功能用途分为六章，每章都针对不同的内容进行了详细的介绍，并对各章中涉及到的模块提供了相关的操作流程，以供用户进行了解芯片特性。主要内容概括如下：  第一章概述：对 LC1860C 芯片所使用的处理器内核及系统设计所要使用的模块进行了简要的介绍。  第二章管脚分配和信号描述：该章的管脚分配图对 LC1860C 芯片的管脚位置和信号名称及功能进行了详尽的说明。  第三章地址映射：给出了 LC1860C 芯片内各模块内部寄存器以及外部存储器的地址映射关系。  第四章中断系统：介绍了 LC1860C 芯片所有的中断源及中断分配。  第五章电气特性：对 LC1860C 芯片的电气特性极限值以及推荐值进行了说明。  第六章机械特性：对 LC1860C 芯片的机械特性以及尺寸进行了说明。

下面的是本手册中用到的有关术语的缩写、英文全称和中文解释。术语定义 AC or ac AP AHB AMBA APB ARM CMOS CSI CP DC or dc DDR DMA DSI Alternating Current 交流电 Application Processor 应用处理器 Advanced High-Performance Bus 先进高性能总线 Advanced Microcontroller Bus Architecture 先进微控制器总线体系结构 Advanced Peripheral Bus 先进外围总线 Advanced RISC Machine Complementary Metal Oxide Silicon 互补金属氧化物 Camera Serial Interface 相机串行接口 Communication Processor 通信处理器 Direct Current 直流电 Double Data Rate 双倍速率同步动态随机存储器 Direct Memory Access 存储器直接访问 Display Serial Interface 显示串行接口 EFUSE or eFuse Electrical Fuse GPIO I2C I2S IO IP ISP JPEG JTAG LCD LCDC General-Purpose Input Output 通用 IO Inter-Integrated Circuit Inter IC Sound Input Output Intellectual Property Image Signal Process Joint Photographic Experts Group(Image format) 静止图像压缩标准 Joint Test Action Group 联合测试行动组 Liquid-Crystal Display Liquid-Crystal Display Controller 第 5 页共 192 页联芯科技有限公司

LTE LP MIPI NA NAND PCB PCM PHY PLL PWM RAW RGB RX SCL SDA SDIO SDMMC SIM SSI SYNC SYS 3GPP Long Term Evolution Low Power 低功耗 Mobile Industry Processor Interface (MIPI® is a registered trademark of Mobile Industry Processor (MIPI) Alliance.) Not Applicable 无应用 Not AND(Boolean Logic) 与非（布尔逻辑） Printed Circuit Board 印制电路板 Pulse Code Modulation 脉冲编码调制 Physical Layer 物理层 Phase-Locked Loop 锁相环 Pulse Width Modulation 脉宽调制 Raw(Image format) Red Green Blue(Image format) Receiver / Receive Serial Clock: programmable serial clock used in the I2C interface (can be called also SCLK). Serial Data: serial data bus in the I2C interface Secure Digital Input Output Secure Digital MultiMedia Card Subscriber Identity Module 用户身份识别模块 Synchronous Serial Interface Synchronous 同步 System 系统 TD-SCDMA TD-Synchronized Code Division Multiple Access UART USB UTMI YUV Universal Asynchronous Receiver Transmitter 通用异步串行通信 Universal Serial Bus USB2.0 Transceiver Macrocell Interface Luminance + 2 Chrominance Difference Signals(PAL Y, Cr, Cb) Color Encoding 第 6 页共 192 页联芯科技有限公司

功能特点（基本特点）功能特点基本特点  采用高性能、低功耗 CMOS 技术 - 28 纳米 HPM（High-Performance）工艺制造 - 核电压 0.9V - IO 接口电压：  1.2V     1.8V 3.3V 1.8/3.3V 0.9V  CPU - AP side:  四核 AP_HA7; 32KB 指令 cache 32KB 数据 cache 1024KB L2 cache 最高频率 1.5GHz  单核 AP_SA7; 32KB 指令 cache 32KB 数据 cache 128KB L2 cache 最高频率 624MHz - CP side:  Cortex-A7 MPCore 单核 CP_A7 32KB 指令 ache 32KB 数据 cache 256KB L2 cache 最高频率 1.2GHz  X1643 in CP side 用于完成物理层控制指令 RAM 256KB，数据 RAM 64KB L1Cache 指令 32KB，数据 64KB 最高频率 416MHz  XC4210 in CP side 用于完成物理层数据算法处理部分指令 RAM 128KB，数据 RAM 512KB L1Cache 指令 32KB 最高频率 416MHz - TOP side  TL420 in TOP side 用于音频处理及芯片异常处理 128KB 的指令 RAM 128KB 的数据 RAM 指令 Cache 16KB 最高频率 331MHz  Internal Memories - 启动 ROM:  64KB ROM - AP 内部共享存储器:  64KB AP_SEC_RAM - CP 内部共享存储器:   336KB CP_SHRAM0 128KB CP_SHRAM1 - TOP 内部共享存储器: 256KB TOP_RAM   Package - 面积尺寸：13mm×13mm - 封装类型：BGA - 高度：1.00 ± 0.01mm - 管脚数：579ballls, - 管脚间距：0.4pitch 第 7 页共 192 页联芯科技有限公司

功能特点（多媒体特点）多媒体特点  GPU - 双核处理器 Mali-T622 - 支持：  OpenGL ES 1.1 and 2.0  OpenCL 1.1  GEL 1.4 - L2 CACHE 控制器 - 最高频率 624MHz  VIDEO DECODER - 支持 H.264 解码，1080P@ 60fps - 支持 SVC 解码，1080P@ 60fps - 支持 MVC 解码，1080P@ 60fps - 支持 H.263 解码，图像最大分辨率为 720x576  Profile 0, levels 10-70 1280x1024@30fps - 支持 MPEG-4 编码，720P@30fps or 1280x1024@30fps - 支持 H.263 编码，图像最大分辨率为 720x576  Profile 0，levels 10-70 - PRE-PROCESSING - 支持 Video Stabilization  VIDEO ENCODER1 - 支持 VP8 编码，1080P@ 30fp - 支持 H.264 编码，1080P@ 60fp - 支持 JPEG 编码 - 支持图像预处理 - Video Stabilization - 支持 OpenMAX 软件级别 - 支持 Sorenson Spark 解码  2D Accelerator (2DACC) 1080P@ 60fps - ROP2, ROP3, ROP4 全 alpha 混 - 支持 MPEG-4 解码， 1080P@ 合与透明度 60fps - 支持 MPEG-2 解码， 1080P@ 60fps - 支持 MPEG-1 解码， 1080P@ 60fps - 支持 VC1 解码，1080P@ 60fps - 支持 JPEG 解码 - 支持 RV 解码，1080P@ 60fps - 支持 VP6 解码， 1080P@ 60fps - 支持 VP7 解码，1080P@ 60fps - 支持 VP8 解码，1080P@ 60fps - 支持 WebP 解码，1080P@ 60fps - 支持 AVS 解码，1080P@ 60fps - 支持 DivX 解码，1080P@ 60fps: - Post-Processor - OpenMAX IL v1.1.2 base profile - 每个片元 90,180,270 旋转 - YUV-to-RGB 色彩空间转换 - 针对 1080p 图像和视频的高质量 9 阶、32 相位的滤波器 - 文字渲染的黑白扩展 - 32Kx32K 坐标系  ISP - 接口类型  32-bit AHB slave 接口 64-bit AXI master 接口   两个 4 路 MIPI 输入接口（可以作为一个 8 路 MIPI 使用，但仅支持静态图像）  一个 SCCB 接口 - 图像大小  静态图像模式  VIDEO ENCODER0 QCIF 到 5168x3876 - 与 DECODER 组成联合编解码器  视频模式 CODEC,分时调用 - 支持 H.264 编码，720P@30fps or 最大尺寸：2576x1932 2560x1600@100fps 或第 8 页共 192 页联芯科技有限公司

分享到：

赞收藏

资料库

LC1860C数据手册 LC1860 Datasheet Leadcore.pdf

相关推荐

开发技术

热门标签

最新资料