PCIe速度测试例程.pdf

发布时间：2022-05-31 发布人：admin 分类：说明书资料大小：2.23M 资料格式：pdf 举报版权申诉

weixin_42962785-10965074-4744300845396903974.pdf-第1页.png

第1页 / 共29页

weixin_42962785-10965074-4744300845396903974.pdf-第2页.png

第2页 / 共29页

weixin_42962785-10965074-4744300845396903974.pdf-第3页.png

第3页 / 共29页

weixin_42962785-10965074-4744300845396903974.pdf-第4页.png

第4页 / 共29页

weixin_42962785-10965074-4744300845396903974.pdf-第5页.png

第5页 / 共29页

weixin_42962785-10965074-4744300845396903974.pdf-第6页.png

第6页 / 共29页

weixin_42962785-10965074-4744300845396903974.pdf-第7页.png

第7页 / 共29页

weixin_42962785-10965074-4744300845396903974.pdf-第8页.png

第8页 / 共29页

1 实验简介

2 实验原理

2.1 例程简介

2.2 硬件描述

3 程序设计

3.1 FPGA程序

3.2 PCIe驱动安装

3.3 上位机测试程序

4 实验现象

芯驿电子科技（上海）有限公司 021-67676997 www.alinx.cn www.heijin.org PCIE 速度测试黑金动力社区 2018-10-30 1 实验简介 PCIE（PCI Express）采用了目前业内流行的点对点串行连接，比起 PCI 以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到 PCI 所不能提供的高带宽。AX7325 开发板中的 FPGA XC7K325TFFG900 单通道通信速率可高达 5G bit 带宽，可配置成 X1、X2、X4、X8 模式。该例程中通过利用 XILINX 的 XDMA IP 来实现 PCIE 的发送和接收速度测试。 2 实验原理 2.1 例程简介 Xilinx 的 XC7K325TFFG900 FPGA 集成了 1 个 PCIe 硬核，可配置成 X1、X2、x4、x8 来实现不同速率的高速串行数据通信。在 AX7325 开发板上 PCIe 例程中，FPGA 端程序采用 XILINX 的 PCIe Core 进行设计，例中配置成 x8 进行 PCIe 通信，具体见 XILINX 官方 Vivado 文档的 PG195。PCIe 的相关基础知识可参考提供的《PCIe 概述》或查阅其它进行整体了解，对于已有基础的大虾来说，可忽略。 PCIe 通信例程由三部分组成：FPGA 端程序、PCIe 卡驱动、PCIe 上位机测试程序。 FPGA 端程序：负责建立与 PCIe 通信需具备的 FPGA 框架，PCIe 通信协议的构建； PCIe 卡驱动：负责上位机测试程序与 PCIe 卡的数据交换； PCIe 上位机测试程序：PCIe 测速（如 linux 下开发，请参考实验教程《ALINX 黑金 PCIe 板卡 Linux 使用教程》）。在进行 PCIe 测速例程之前，确保计算机为 WIN7（64 位）或 WIN10（64 位）系统。黑金 FPGA 版权所有 1 / 29

www.heijin.org 2.2 硬件描述 AX7325 开发板上提供一个工业级高速数据传输 PCIe x8 接口，PCIE 卡的外形尺寸符合标准 PCIe 卡电气规范要求，可直接在普通 PC 的 x8 PCIe 插槽上使用。 PCIe 接口的收发信号直接跟 FPGA 的 GTP 收发器相连接，八通道的 TX 信号和 RX 信号都是以差分信号方式连接到 FPGA，单通道通信速率可高达 5G bit 带宽。PCIe 的参考时钟由 PC 的 PCIe 插槽提供给开发板，参考时钟频率为 100Mhz。在电路设计中硬件电路部分如下图： AX7325 开发板 PCIE 部分电路 3 程序设计 3.1 FPGA 程序打开 Vivado 的 FPGA 工程，FPGA 程序位于如下图位置黑金动力社区 2 / 29

www.heijin.org 设计中采用 XILINX 的 Block Design，打开 Pcie.bd。可看到 PCIe 的 FPGA 代码，就这么简单！！！黑金动力社区 3 / 29

www.heijin.org 程序模块说明： PCIe 通信程序由 util_ds_buf_0 、 clk_siz_0 、 rst_mig_7series_0_200M 、 axi_interconnect_0、mig_7series_0 及 XDMA_0 组成。util_ds_buf_0 是对外部的 PCIe 输入时钟进行 buffer ； clk_siz_0 负责为 mig_7series_0 （ DDR3 ）模块提供时钟及复位信号； rst_mig_7series_0_200M 是复位模块为 axi_interconnect_0 和 mig_7series_0 提供参考信号； axi_interconnect_0 是 AXI 的 Master 和 Slave 接口设备互联的协议模块；XDMA_0 模块是 PCIe 通信模块，内部具备 DMA 功能，只在 Vivado2016 以上版本才具备。下面对 PCIe.bd 的创建及各个模块配置进行介绍：在如下图中选择 Create Block Design, 黑金动力社区 4 / 29

www.heijin.org 在弹出对话框选择取名 PCIe，如下图：创建完成后可看到如下的空白窗体：黑金动力社区 5 / 29

www.heijin.org 创建第一个 utility Buffer,作用是连接 PCIe 的外部参考时钟的，单击“+”或右键选择“add IP”，在弹出的对话框输入 utility 即可找到并双击 utility Buffer，如下图中所示：黑金动力社区 6 / 29

www.heijin.org 其配置如下，双击窗体中的 utility Buffer 打开后，选择“IBUFDSGTE”，按 OK。黑金动力社区 7 / 29

www.heijin.org 接下来给模块的 CLK_IN_D 管脚分配外部时钟接口，鼠标指向接口并右键选择 Make External 即可完成，管脚改名为 sys_clk 如下图中所示： Clocking Wizard 模块的创建，按照上面讲述的方法添加模块，作用是接收外部 200MHz 的时钟，为 MIG 控制器的提供输入时钟，其配置如下：黑金动力社区 8 / 29

分享到：

赞收藏

资料库

PCIe速度测试例程.pdf

相关推荐

移动开发

热门标签

最新资料