logo资料库

计算机组成原理期末试卷10套.docx

发布时间：2022-06-13 发布人：admin 分类：说明书 资料大小：4.09M 资料格式：docx 举报 版权申诉
第1页 / 共78页
第2页 / 共78页
第3页 / 共78页
第4页 / 共78页
第5页 / 共78页
第6页 / 共78页
第7页 / 共78页
第8页 / 共78页
资料共78页，剩余部分请下载后查看
    本科生期末试卷（一） 一、选择题（每小题 1 分，共 15 分） 1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多 数计算机仍属于（ B ）计算机。 A 并行 B 冯·诺依曼 C 智能 D 串行 考查：常识 2 某机字长 32 位，其中 1 位表示符号位。若用定点整数表示，则最小负整 数为（ A ）。 A -(231-1) B -(230-1) C -(231+1) D -(230+1) 考查：32 位定点整数表示范围 3 以下有关运算器的描述，（ C ）是正确的。 A 只做加法运算 B 只做算术运算 C 算术运算与逻辑运算 D 只做逻辑运算 考查：运算器的功能 4 EEPROM 是指（ D ）。 A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器 考查：EEPROM 5 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的 磁表面存储器。 A cache-主存 B 主存-辅存 C cache-辅 存 D 通用寄存器-cache 考查：虚拟存储系统两级结构
    6 RISC 访内指令中，操作数的物理位置一般安排在（ D ）。 A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器 D 两个通用寄存器 考查：RISC 指令和 CISC 指令 7 当前的 CPU 由（ B ）组成。 A 控制器 B 控制器、运算器、cache C 运算器、主存 D 控制器、ALU、主存 考查：CPU 组成 8 流水 CPU 是由一系列叫做“段”的处理部件组成。和具备 m 个并行部件 的 CPU 相比，一个 m 段流水 CPU 的吞吐能力是（ A ）。 A 具备同等水平 B 不具备同等水平 C 小于前者 D 大于前者 考查：流水 CPU 9 在集中式总线仲裁中，（ A ）方式响应时间最快。 A 独立请求 B 计数器定时查询 C 菊花链 考查：集中式总线仲裁 10 CPU 中跟踪指令后继地址的寄存器是（ C ）。 A 地址寄存器 B 指令计数器
    C 程序计数器 D 指令寄存器 考查：程序计数器 11 从信息流的传输速度来看，（ A ）系统工作效率最低。 A 单总线 B 双总线 C 三总线 D 多总线 考查：总线结构 12 单级中断系统中，CPU 一旦响应中断，立即关闭（ C ）标志，以防止 本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 A 中断允许 B 中断请求 C 中断屏蔽 D DMA 请求 考查:中断过程 13 安腾处理机的典型指令格式为（ C ）位。 A 32 位 B 64 位 C 41 位 D 48 位 考查：安腾处理机 14 下面操作中应该由特权指令完成的是（ B ）。 A 设置定时器的初值 B 从用户模式切换到管理员模式 C 开定时器中断 D 关中断 考查：特权指令 15 下列各项中，不属于安腾体系结构基本特征的是（ D ）。 A 超长指令字 B 显式并行指令计算 C 推断执行
    D 超线程 考查：安腾体系结构 二、填空题（每小题 2 分，共 20 分） 1 字符信息是符号数据，属于处理（非数值 ）领域的问题，国际上采用 的字符系统是七单位的（ ASCII ）码。 2 按 IEEE754 标准，一个 32 位浮点数由符号位 S（1 位）、阶码 E（8 位）、 尾数 M（23 位）三个域组成。其中阶码 E 的值等于指数的真值（ e ）加上一个 固定的偏移值（ 127 ）。 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用 （ 时间）并行技术，后者采用（ 空间 ）并行技术。 4 虚拟存储器分为页式、（ 段 ）式、（ 段页 ）式三种。 5 安腾指令格式采用 5 个字段：除了操作码（OP）字段和推断字段外，还 有 3 个 7 位的（ 地址码 ）字段，它们用于指定（ 寄存器 ）2 个源操作数 和 1 个目标操作数的地址。 6 CPU 从内存取出一条指令并执行该指令的时间称为（ 指令周期 ）， 它常用若干个（ CPU 周期 ）来表示。 7 安腾 CPU 中的主要寄存器除了 128 个通用寄存器、128 个浮点寄存器、 128 个应用寄存器、1 个指令指针寄存器（即程序计数器）外，还有 64 个（1 位 推断寄存器 ）和 8 个（ 64 位分支寄存器 ）。 8 衡量总线性能的重要指标是（总线带宽 ），它定义为总线本身所能达 到的最高传输速率，单位是（ MB/s ）。 9 DMA 控制器按其结构，分为（ 选择型 ）DMA 控制器和（ 多路型 ）DMA 控制器。前者适用于高速设备，后者适用于慢速设备。 10 64 位处理机的两种典型体系结构是（Intel64 体系结构 ）和（安腾 体系结构 ）。前者保持了与 IA-32 的完全兼容，后者则是一种全新的体系结 构。 三、简答题（每小题 8 分，共 16 分） 1 CPU 中有哪几类主要寄存器，用一句话回答其功能。 答：A.数据缓冲寄存器(DR)B.指令寄存器(IR)C.程序计算器(PC)D.数据地址
    寄存器(AR)E.通用寄存器(R0～R3)F.状态字寄存器(PSW) 功能：执行指令、操作、时间的控制以及数据加工。 2 指令和数据都用二进制代码存放在内存中，从时空观角度回答 CPU 如何 区分读出的代码是指令还是数据。 答：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出 的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令 送控制器，而执行周期从内存中取出的数据送运算器 四、计算题（10 分） 设 x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积 x×y， 并用十进制数乘法进行验证。 五、证明题（12 分）
    用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。 证明：假设（1）存储器模块字长=数据总线宽度 （2）模块存取一个字的存储周期=T (3)总线传送周期为 t （4）交叉存储器的交叉模块为 m P88 交叉存储器为了实现流水线方式存储，即通过 t 时间延迟 T=mt ( 1 )
    六、设计题（15 分） 某计算机有下图所示的功能部件，其中 M 为主存，指令和数据均存放在 其中，MDR 为主存数据寄存器，MAR 为主存地址寄存器，R0～R3 为通用寄存器， IR 为指令寄存器，PC 为程序计数器（具有自动加 1 功能），C、D 为暂存寄存器， ALU 为算术逻辑单元，移位器可左移、右移、直通传送。 ⑴将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭 头表示信息传送方向。 ⑵画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将 R1 中的 数与（R2）指示的主存单元中的数相加，相加的结果直通传送至 R1 中。 ⑶若另外增加一个指令存贮器，修改数据通路，画出⑵的指令周期流程 图。 (1)
    (2) M->MDR->IR,PC+1 测试 R1->MDR M->MDR>-C R2->MDR
    分享到：
    赞 收藏

    相关推荐

    资料库

    课程资源

    共收录17145份资料，累计13个分类，关注成员有19位，主要包括：PHP,网络管理,网页制作,Java,.Net,数据库,3G/移动开发,C/C++,游戏开发,嵌入式,讲义,软件测试,专业指导

    热门标签

    PHP 网络管理 网页制作 Java .Net 数据库 3G/移动开发 C/C++ 游戏开发 嵌入式 讲义 软件测试 专业指导

    最新资料