数据通路组成实验 一、 实验目的 1. 将运算器模块与存储器模块联机； 2. 进一步熟悉计算机的数据通路。 二、 实验设备 TDN-CM+计算机组成原理实验箱一台，排线若干 三、 实验内容 1．实验原理 实验原理如图 4-1 所示，它是将前面进行的运算器实验模块和存储器实验模块两部分电 路连接在一起形成的。由于 RAM 是三态门输出，因此可以将 RAM 连接到运算器的数据总线 BUS 上。这样，写入 RAM 的数据可以由运算器提供，而从 RAM 读出数据可以送到运算器的暂 存工作寄存器保存。 2．实验步骤 图 4-1 

1) 向寄存器 DR1、DR2 中置入已知数据，完成以下运算： ( DR1 + DR2 ) → DR2 ( DR1 ⊕ DR2 ) → DR1 2) 运算正常后，将 DR1、DR2 的数据分别写入到 RAM 的 AA 和 AB（十六进制）单元中； 3) 从 RAM 的 AA，AB 单元读出刚刚写入的数据分别写入到寄存器 DR2 和 DR1 中，并检查 RAM 写入和读出的数据是否正确； 4) 将全“1”和全“0”分别写入 RAM 的 AC、AD 单元中； 5) 将 AC、AD 单元中的全“1”和全“0”分别读到 DR1 和 DR2 中，检查 RAM 写入和读出的 数据是否正确。 四、 实验要求 1．做好实验预习，掌握实验电路的数据通路特点和集成电路的功能特性，画出连接实 验线路； 2．写出实验报告。 五、 实验接线图