logo资料库

供高电压栅极驱动器 IC 使用的自举电路的设计和使用准则.pdf

发布时间：2022-05-29 发布人：admin 分类：说明书 资料大小：1.83M 资料格式：pdf 举报 版权申诉
第1页 / 共13页
第2页 / 共13页
第3页 / 共13页
第4页 / 共13页
第5页 / 共13页
第6页 / 共13页
第7页 / 共13页
第8页 / 共13页
资料共13页，剩余部分请下载后查看
    www.fairchildsemi.com 使用说明书 AN-6076 供高电压栅极驱动器 IC 使用的自举电路的设计和使用准则 1. 引言 本文讲述了一种运用于功率型 MOSFET 和 IGBT 设计高 性能自举式栅极驱动电路的系统方法，适用于高频率， 大功率及高效率的开关应用场合。不同经验的电力电子 工程师们都能从中获益。在大多数开关应用中，开关功 耗主要取决于开关速度。因此，对于绝大部分本文阐述 的大功率开关应用，开关特性是非常重要的。自举式电 源是一种使用最为广泛的，给高压栅极驱动集成电路 (IC) 的高端栅极驱动电路供电的方法。这种自举式电源 技术具有简单，且低成本的优点。但是，它也有缺点， 一是占空比受到自举电容刷新电荷所需时间的限制，二 是当开关器件的源极接负电压时，会发生严重的问题。 本文分析了最流行的自举电路解决方案；包括寄生参 数，自举电阻和电容对浮动电源充电的影响。 2. 高速栅极驱动电路 2.1 自举栅极驱动技术 本节重点讲在不同开关模式的功率转换应用中，功率型 MOSFET 和 IGBT 对自举式栅极驱动电路的要求。当输 入电平不允许高端 N 沟道功率型 MOSFET 或 IGBT 使用 直接式栅极驱动电路时，我们就可以考虑自举式栅极驱 动技术。这种方法被用作栅极驱动和伴发偏置电路，两 者都以主开关器件的源极作为基准。驱动电路和偏置电 路都在相对于器件源极的两个输入电压之间摆动。但 是，驱动电路和它的浮动偏置可以通过低压电路实现， 因为输入电压不会作用到这些电路上。驱动电路和接地 控制信号通过一个电平转换电路相连。该电平转换电路 必须允许浮动高端和接地低端电路之间存在高电压差和 一定的电容性开关电流。高电压栅极驱动 IC 通过独特的 电平转换设计差分开。为了保持高效率和可管理的功 耗，电平转换电路在主开关导通期间，不能吸收任何电 流。对于这种情况，我们经常使用脉冲式锁存电平转换 器，如图 1 所示。 IN UVLO RR S Q VB HO VS 图 1. 高端驱动集成电路的电平转换器 2.2 自举式驱动电路工作原理 自举式电路在高电压栅极驱动电路中是很有用的，其工 作原理如下。当 VS 降低到 IC 电源电压 VDD 或下拉至地 时 （低端开关导通，高端开关关断），电源 VDD 通过自 举电阻， RBOOT，和自举二极管， DBOOT，对自举电容 CBOOT，进行充电，如图 2 所示。当 VS 被高端开关上拉 到一个较高电压时，由 VBS 对该自举电容充电，此时， VBS 电源浮动，自举二极管处于反向偏置，轨电压 （低 端开关关断，高端开关导通）和 IC 电源电压 VDD，被隔 离开。 RBOOT DBOOT VDD VDD VB HO VS COM LO RG1 CBOOT Q1 RG2 Q2 ILOAD 图 2. 自举式电源电路 © 2008 飞兆半导体 Rev. 1.0.0 • 6/8/09 www.fairchildsemi.com
    AN-6076 2.3 自举式电路的缺点 自举式电路具有简单和低成本的优点，但是，它也有一 些局限。 占空比和导通时间受限于自举电容 CBOOT，刷新电荷所 需时间的限制。 这个电路最大的难点在于：当开关器件关断时，其源极的 负电压会使负载电流突然流过续流二极管，如图 3 所示。 该负电压会给栅极驱动电路的输出端造成麻烦，因为它 直接影响驱动电路或 PWM 控制集成电路的源极 VS 引 脚，可能会明显地将某些内部电路下拉到地以下，如图 4 所示。另外一个问题是，该负电压的转换可能会使自举 电容处于过压状态。 自举电容 CBOOT，通过自举二极管 DBOOT，被电源 VDD 瞬间充电。 由于 VDD 电源以地作为基准，自举电容产生的最大电压 等于 VDD 加上源极上的负电压振幅。 使用说明书 2.4 VS 引脚产生负电压的原因 如图 5 所示，低端续流二极管的前向偏置是已知的将 VS 下低到 COM （地）以下的原因之一。 主要问题出现在整流换向期间，仅仅在续流二极管开始 箝压之前。 在这种情况下，电感 LS1 和 LS2 会将 VS 压低到 COM 以 下，甚至超过如上所述的位置或正常稳态。 该负电压的放大倍数正比于寄生电感和开关器件的关断 速度， di/dt ；它由栅极驱动电阻， RGATE 和开关器件的 输入电容， Ciss 决定。 Cgs 和 Cgd 的和，称为密勒电容。 VCC DBOOT IN VB RBOOT DBOOT VDD CDRV CBOOT A B RGATE HO H V C I VDC Q1 iLOAD iFree C LS1 LS2 D1 COUT VOUT GND VS C GND - VS HIN LIN VB HO VS VDD HIN LIN CIN COM LO RG1 CBOOT Ls1 Q1 iLoad Ls2 RG2 ifree Q2 图 3. 半桥式应用电路 HIN VS -COM -VS 图 5. 降压转换器 图 6 描述了高端 N 沟道 MOSFET 关断期间的电压波形。 t t A B C VBS VDC+VGS VDC VGS=B-C 图 4. 关断期间的 VS 波形 图 6. 关断期间的波形 © 2008 飞兆半导体 Rev. 1.0.0 • 6/8/09 2 www.fairchildsemi.com
    AN-6076 使用说明书 2.5 VS 引脚电压下冲的影响 如果电压下冲幅度超过规定的绝对最大额定值，栅极驱 动集成电路受到损害，或者栅极驱动集成电路暂时锁存 现态。 图 7 显示高端输出信号没有随输入信号而改变但发生闭 锁现象，此时，半桥电路中的外部主高端和低端开关处 于短路状态。 图 7. 闭锁情况下的波形 如果 VS 电压下冲没有超过规定的绝对最大额定值，栅极 驱动 IC 不会受到损害。然而，当 VS 处于如图 8 所示的 下冲状态时，高端输出不会对输入转换作出响应。在这 种情况下，高端栅极驱动电路的电平转换器不会受到工 作电压余量不足的影响。需要注意的是，大多数事实证 明高端通常不需要在一个开关动作之后立即改变状态。 2.6 考虑闭锁效应 最完整的高电压栅极驱动集成电路都含有寄生二极管， 它被前向或反向击穿，就可能导致寄生 SCR 闭锁。闭锁 效应的最终结果往往是无法预测的，破坏范围从器件工 作时常不稳定到完全失效。栅极驱动集成电路也可能被 初次过压之后的一系列动作间接损坏。例如，闭锁导致 两输出驱动同时置于高态，造成交叉传导，从而导致开 关故障，并最终使栅极驱动器集成电路遭受灾难性破 坏。如果功率转换电路和 / 或栅极驱动集成电路受到破 坏，这种失效模式应被考虑成一个可能的根本原因。下 面的理论极限可用来帮助解释VS电压严重不足和由此产 生闭锁效应之间的关系。 在第一种情况中，使用了一个 “理想自举电路”，该电 路的 VDD 由一个零欧姆电源驱动，通过一个理想二极管 连接到 VB，如图 9 所示。当大电流流过续流二极管时， 由于 di/dt 很大，VS 电压将低于地电压。这时，闭锁危险 发生了，因为栅极驱动器内部的寄生二极管 DBS，最终 沿 VS 到 VB 方向导通，造成下冲电压与 VDD 叠加，使得 自举电容被过度充电，如图 10 所示。 例如：如果 VDD=15V， VS 下冲超过 10V，迫使浮动电 源电压在 25V 以上，二极管 DBS 有被击穿的危险，进而 产生闭锁。 VDD VB DBS COM VS 图 9. 情况 1：理想自举电路 VB VS V BS GND 图 8. 信号丢失情况下的波形 图 10. 情况 1 的 VB 和 VS 波形 © 2008 飞兆半导体 Rev. 1.0.0 • 6/8/09 3 www.fairchildsemi.com
    AN-6076 使用说明书 假想自举电源被理想浮动电源替代，如图 11 所示，这 时， VBS 在任何情况下都是恒定的。注意利用一个低电 阻辅助电源替代自举电路，就能实现这种情况。这时， 如果 VS 过冲超过数据表 (datasheet) 规定的最大 VBS 电 压，闭锁危险就会发生，因为寄生二极管 DBCOM 最终沿 COM 端到 VB 方向导通，如图 12 所示。 VCC VB DBCOM COM VS 图 11. 情况 2：理想浮动电源 VCC VB VS VB COM GND 2.7 寄生电感效应 负电压的振幅是： V S − COM −= ( V RBOOT + V FDBOOT − ) ( L 1 S + L S 2 di ) dt (1) 为了减小流过寄生电感的电流随时间变化曲线的斜度， 要使等式 1 中的导数项最小。 例如：一个 10 安培， 25V 的栅极驱动器，它的寄生电 感是 100nH，如果在 50ns 内开关，那么 VS 与地之间的 负电压尖峰是 20V。 3. 自举部件的设计流程 3.1 选择自举电容 自举电容 (Cboot) 在低端驱动器导通，输出电压低于栅极 驱动器的电源电压 (VDD) 时每次都被充电。自举电容仅 当高端开关导通的时候放电。自举电容给高端电路提供 电源 (VBS)。首先要考虑的参数是高端开关处于导通时， 自举电容的最大电压降。允许的最大电压降 (VBOOT) 取决 于要保持的最小栅极驱动电压 （对于高端开关） 。如果 VGSMIN 是最小的栅 - 源极电压，电容的电压降必须是： Δ (2) V V V V − − = GSMIN BOOT DD F 图 12. 情况 2 的 VB 和 VS 波形 一种实用的电路可能处在以上两种极限之间，结果是 VBS 电压稍微增大，和 VB 稍低于 VDD，如图 13 所示。 VB VS 其中： VDD = 栅极驱动器的电源电压；和 VF = 自举二极管正向电压降 [V] 计算自举电容为： C BOOT = Q TOTAL Δ V BOOT 其中 QTOTAL 是电容器的电荷总量。 自举电容的电荷总量通过等式 4 计算： + Q TOTAL ( I LKCAP Q GATE I LKGS I QBS I LK + + + = + (3) ) I LKDIODE ⋅ t ON + Q LS (4) VB COM GND VBS 图 13. VB 和 VS 的典型响应 准确地说，任何一种极限情况都是流行的，检验如下。 如果 VS 过冲持续时间超过 10 个纳秒，自举电容 CBOOT 被过充电，那么高端栅极驱动器电路被过电压应力破 坏，因为 VBS 电压超过了数据表指定的绝对最大电压 (VBSMAX) 。设计一个自举电路时，其输出电压不能超过 高端栅极驱动器的绝对最大额定电压。 其中： QGATE = 栅极电荷的总量 ILKGS = 开关栅 - 源级漏电流； ILKCAP = 自举电容的漏电流； IQBS = 自举电路的静态电流； ILK = 自举电路的漏电流； QLS= 内部电平转换器所需要的电荷，对于所有的高压栅 极驱动电路，该值为 3nC ； © 2008 飞兆半导体 Rev. 1.0.0 • 6/8/09 4 www.fairchildsemi.com
    外部二极管导致的电压降大约为 0.7V。假设电容充电时 间等于高端导通时间 （占空比 50%）。根据不同的自举 电容值，使用以下的等式： 使用说明书 (8) AN-6076 tON = 高端导通时间；和 ILKDIODED = 自举二极管的漏电流； 电容器的漏电流，只有在使用电解电容器时，才需要考 虑，否则，可以忽略不计。 3.2 选择自举电阻 当使用外部自举电阻时，电阻 RBOOT 带来一个额外的电 压降： V RBOOT I = CHARGE • R CHARGE t BOOT Δ VBOOT = QTOTAL --------------------- CBOOT 100nF 150nF 220nF Δ⇒ Δ⇒ Δ⇒ VBOOT VBOOT VBOOT = 1.05 V = 0.7 V = 0.48 V (5) 570nF Δ⇒ VBOOT = 0.18 V 其中： ICHARGE = 自举电容的充电电流； RBOOT= 自举电阻；和 tCHARGE= 自举电容的充电时间 ( 低端导通时间 ) 该电阻值 （一般 5~10Ω）不能太大，否则会增加 VBS 时 间常数。当计算最大允许的电压降 (VBOOT) 时，必须考 虑自举二极管的电压降。如果该电压降太大或电路不能 提供足够的充电时间，我们可以使用一个快速恢复或超 快恢复二极管。 例如 ： 当使用外部自举二极管时，估算自举电容的大小。 栅极驱动 IC=FAN7382 （飞兆） 开关器件 =FCP20N60 （飞兆） 自举二极管 =UF4007 VDD=15V QGATE = 98nC （最大值） ILKGS = 100nA （最大值） ILKCAP = 0 （陶瓷电容） IQBS = 120µA （最大值） ILK = 50µA （最大值） QLS = 3nC TON=25µs （fs=20KHz，占空比 =50%） ILKDIODE = 10nA 如果自举电容器在高端开关处于开启状态时，最大允许 的电压降是 1.0V，最小电容值通过等式 3 计算。 = − 9 × 10 98( QTotal − 9 × + × 10 25( ) 10 − 9 = × 10 [ ] 2.105 C + × ) 100 {( − 6 + × 10 )} − 9 10 × 3( + 120 − 9 10 ) × − 6 10 + 50 × − 6 10 (6) 推荐的电容值是 100nF ~ 570nF，但是实际的电容值必须 根据使用的器件来选择。如果电容值过大，自举电容的 充电时间减少，低端导通时间可能不足以使电容达到自 举电压。 4. 考虑自举应用电路 4.1 自举启动电路 如图 1 所示，自举电路对于高电压栅极驱动器是很有用 的。但 是，当 主 要 MOSFET (Q1) 的 源 极 和 自 举 电 容 (CBOOT) 的负偏置节点位于输出电压时，它有对自举电 容进行初始化启动和充电受限的问题。启动时，自举二 极管 (DBOOT) 可能处于反偏，主要 MOSFET (Q1) 的导 通时间不足，自举电容不能保持所需要的电荷，如图 1 所示。 在某些应用中，如电池充电器，输出电压在输入电源加 载到转换器之前可能已经存在了。给自举电容 (CBOOT) 提 供 初 始 电 荷 也 许 是 不 可 能 的，这 取 决 于 电 源 电 压 (VDD) 和输出电压 (VOUT) 之间的电压差。假设输入电压 (VDC) 和输出电压 (VOUT) 之间有足够的电压差，由启动 电 阻 (RSTART)，启 动 二 极 管 (DSTART) 和 齐 纳 二 极 管 (DSTART) 组成的电路，可以解决这个问题，如图 14 所 示。在此启动电路中，启动二极管 DSTART 充当次自举二 极管，在上电时对自举电容 (CBOOT) 充电。自举电容 (CBOOT) 充电后，连接到齐纳二极管DZ，在正常工作时， 这个电压应该大于驱动器的电源电压 (VDD) 。启动电阻 限制了自举电容的充电电流和齐纳电流。为了获得最大 的效率，应该选择合适的启动电阻值使电流极低，因为 电路中通过启动二极管的自举路径是不变的。 自举电容计算如下： C BOOT = Q TOTAL Δ V BOOT 105 = × 2. 1 − 9 10 ≅ 105 [ nF ] (7) © 2008 飞兆半导体 Rev. 1.0.0 • 6/8/09 5 www.fairchildsemi.com
    AN-6076 VDD VDC RBOOT DBOOT DSTART RSTART VDD HIN COM VB HO VS CBOOT DZ RGATE Q1 L D COUT VOUT 图 14. 简单的自举启动电路 4.2 自举二极管串联电阻 在第一个选项中，自举电路包括一个小电阻，RBOOT，它 串联了一个自举二极管，如图15所示。自举电阻RBOOT， 仅在自举充电周期用来限流。自举充电周期表示 VS 降到 集成电路电源电压 VDD 以下，或者 VS 被拉低到地 （低 端开关导通，高端开关关闭）。电源 VDD，通过自举电 阻 RBOOT 和二极管 DBOOT，对自举电容 CBOOT 充电。自 举二极管的击穿电压 (BV) 必须大于 VDC，恢复时间足够 快，以减少自举电容反馈给电源 VCC 的电荷。 VCC VDC 使用说明书 例如，RBOOT=10，CBOOT=1µF 和 D=10% ；时间常数计 算如下： τ = RBOOT CBOOT ---------------------------------------- ⋅ D = 10 1 6– ------------------ ⋅ 0.1 = 100 μs[ ] (10) 即使连接一个合理的大自举电容和电阻，该时间常数可 能增大。这种方法能够缓解这个问题。不幸的是，该串 联电阻不能解决过电压的问题，并且减缓了自举电容的 重新充电过程。 4.3 VS 与 VOUT 之间的电阻 在第二个选项中，自举电路的 VS 和 VOUT 之间，添加上 一个小电阻 RVS，如图 16 所示。RVS 的建议值在几个欧 姆左右。 VCC VDC IN CDRV RBOOT DBOOT IN VCC VB HO H V C I GND VS CBOOT RGATE RVS Q1 VOUT L1 D1 COUT 图 16. 在自举电路中，增加 RVS IN CDRV RBOOT DBOOT IN VCC VB HO H V C I GND VS CBOOT RGATE RVS Q1 VOUT L1 D1 COUT RVS 不仅用作自举电阻，还用作导通电阻和关断电阻，如 图 17。自举电阻，导通电阻和关断电阻通过下面的等式 计算： 图 15. 添加一个串联 DBOOT 的电阻 这是一种简单的，限制自举电容初次充电电流的方法， 但是它也有一些缺点。占空比受限于自举电容 CBOOT 刷 新电荷所需要的时间，还有启动问题。该电阻值 （一般 5~10Ω）不能太大，否则会增加 VBS 时间常数。最低导 通时间，即给自举电容充电或刷新电荷的时间，必须匹 配这个时间常数。该时间常数取决于自举电阻，自举电 容和开关器件的占空比，用下面的等式计算： τ = RBOOT CBOOT ---------------------------------------- s[ ] ⋅ D (9) 其中 RBOOT 是自举电阻； CBOOT 是自举电容； D 是占 空比。 RBOOT ∗ = RBOOT RVS + ∗ RON = RGATE RVS + ∗ ROFF = RGATE RVS + (11) (12) (13) VCC RBOOT DBOOT IN CDRV IN VCC GND IBCHG ITURN-ON CBOOT RGATE RVS VB HO VS ITURN-OFF Q1 VOUT L1 D1 COUT © 2008 飞兆半导体 Rev. 1.0.0 • 6/8/09 6 图 17. 导通和关断的电流路径 www.fairchildsemi.com
    AN-6076 4.4 VS 箝压二极管和重布置栅极电阻 在第三个选项中，自举电路把栅极电阻重新布置到 VS 和 VOUT 之间，并且在 VS 和地之间增加一个低正向压降的 肖特基二极管，如图 18 所示。VB 和 VS 之间的电压差， 应保持在数据表规定的绝对最大额定值范围内，并且必 须符合下列等式： V V V < − BS _ abs max B S (14) VCC VDC IN CDRV DBOOT IN VCC VB HO H V C I GND VS CBOOT Q1 RGATE VOUT L1 DSCHT D1 COUT 图 18. 箝位结构 4.5 重布置栅极电阻；双重目的 栅极电阻设置了 MOSFET 的导通速度和关断速度，限制 了在主开关源极的电压负向瞬变时，肖特基二极管的电 流。另外，连接到 CBOOT 两端的双二极管，确保自举电 容不会出现过电压。该电路唯一的潜在危险是，自举电 容的充电电流必须流过栅极电阻。CBOOT 和 RGATE 的时 间常数，减缓了电容重新充电过程，这可能是一个类似 PWM 占空比的限制因素。 第四个选择，包括在 VS 和 VOUT 之间，重新布置一个栅 极电阻，以及在 VS 和地之间放置一个箝压器件，如图 19 所示，布置了一个齐纳二极管和 600V 二极管。根据下列 规则，量化齐纳电压： VB VS VBS ABSMAX (15) < – , VCC VDC IN CDRV DBOOT IN VDD VB HO H V C I GND VS CBOOT Q1 RGATE VOUT L1 DZ D2 D1 COUT 图 19. 带齐纳二极管的箝压结构 使用说明书 5. 选择 HVIC 电流能力 对于每一种额定驱动电流，计算指定时间内所能切换的 最大栅极电荷 QG，如表 1 所示。 表 1. HVIC 电流驱动能力实例 需要的额定 电流 2A 4A 9A 100ns 开关时间 (tSW_ON/OFF) 50ns 最大栅极电荷 (QG,MAX) 67nC 133nC 300nC 133nC 267nC 600nC 说明： 1. 一个单通道 4A 的 HVIC，等同一个双通道 2A 的 HVIC！ 例如， 100ns 的开关时间是： 100KHz 时，转换电路开关周期的 1% ； 300KHz 时，转换电路开关周期的 3% ； 1. 所需的额定栅极驱动电流取决于在开关时间 tSW-ON/ OFF 内，必须移动的栅极电荷数 QG （因为开关期间的 平均栅极电流是 IG） : I SWAVG (16) Q G = . . t sw _ on / off 2. 最大栅极电荷 QG，从 MOSFET 数据表得到。 如果实际的栅极驱动电压 VGS 与规格表中的测试条件不 同，我们可以用 VGS 与 QG 关系曲线的值代替。数据表 中的值乘上并联的 MOSFET 数量就是所需的值。 3. tSW_ON/OFF 表示所需的 MOSFET 开关速度。如果该值 未知，取开关周期 tSW 的 2%： 0.02 tSWON OFF ----------- fSW tSW× 0.02 = = , (17) 如果通道 (V-I) 开关损耗主要受开关转换（导通或关断） 支配，需要根据转换调整驱动器。对于受箝制的电感性 开关（通常情况），每次转换的通道开关损耗估算如下： ESW (18) 0.5VDS tSW× Joules ID× = 其中 VDS 和 ID 是每个开关间期的最大值。 4. 栅极驱动器的近似电流驱动能力计算如下 (1) 拉电流能力 （导通） QG ISOURCE 1.5 × ≥ ------------------- tSW ON, (19) © 2008 飞兆半导体 Rev. 1.0.0 • 6/8/09 7 www.fairchildsemi.com
    AN-6076 (2) 灌电流能力 （关断） ISINK 1.5 ≥ × QG , ---------------------- tSW OFF (20) 其中： QG=VGS = VDD 时， MOSFET 的栅极电荷； tSW_ON/OFF=MOSFET 开关导通 / 关断时间；和 1.5= 经验因子 （受通过驱动器输入级的延迟和寄生效 应的影响） 使用说明书 6.1 量化导通栅极电阻 根据开关时间 tsw，选择导通闸极电阻 Rg(ON)，以获得所 需的开关时间。根据开关时间确定电阻值时，我们需要 知道电源电压 VDD（或 VBS），栅极驱动器的等效导通电 阻 (RDRV(ON))，和开关器件的参数 (Qgs, Qgd, and Vgs(th))。 开关时间定义为到达平台电压（给 MOSFET 提供了总共 Qgd + Qgd 的电荷）末端所花费的时间，如图 21 所示。 导通栅极电阻计算如下： 6. 栅极电阻设计流程 输出晶体管的开关速度受导通和关断栅极电阻的控制， 这些电阻控制了栅极驱动器的导通和关断电流。本节描 述了有关栅极电阻的基本规则，通过引入栅极驱动器的 等效输出电阻来获取所需的开关时间和速度。图 20 描述 了栅极驱动器的等效电路和在导通和关断期间的电流流 动路径，其中包括栅极驱动器和开关器件。 VDC HVIC VBS VDD VB RGATE 2 Cgd 1 Cgs RDRV(ON) HO VS LO VDD dVOUT dt VOUT dVOUT dt Cds 1 Cgd 2 Cgs RG(ON) RDRV(OFF ) GND RG(OFF) 图 20. 栅极驱动器的等效电路 图 21 显示了开关器件在导通和关断期间的栅极 - 电荷传 输特性。 V D S - [ V ] 图 21. 栅极电荷传输特性 © 2008 飞兆半导体 Rev. 1.0.0 • 6/8/09 V G S - [ V ] 8 Ig avr ( ) = Qgs Qgd ------------------------- + tSW RTOTAL = Rg ON( ) RDRV ON( + ) = (21) (22) VDD Vgs --------------------------- + Ig avr ( ) 其中 Rg(ON) 是栅极导通电阻，RDRV(ON) 是驱动器的等效 导通电阻。 6.2 输出电压斜率 导通栅极电阻 Rg(ON) 通过控制输出电压斜率 (dVOUT/dt) 来决定。当输出电压是非线性时，最大输出电压斜率可 以近似为： dVOUT ------------------ (23) = ( Ig avr ) ------------------- Cgd off ) ( dt 插入变形表达式 Ig(avr)，并整理得到： RTOTAL = – VDD Vgs th( ) ------------------------------------------ dVOUT ------------------ Cgd off ⋅ ( ) dt (24) 其中 Cgd(off) 是密勒效应电容，在数据表中定义为 Crss。 6.3 量化关断栅极电阻 在量化关断电阻时，最坏的情况是当 MOSFET 漏极处于 关断时，外部动作迫使电阻整流。 在这种情况下，输出节点的 dV/dt，诱导一股寄生电流穿 过 Cgd，流向 RG(OFF) 和 RDRV(OFF)，如图 22 所示。 下面阐述了，当输出 dv/dt 是由伴随 MSOFET 的导通造 成时，如何量化关断电阻，如图 22 示。 因为这个原因，关断阻抗必须根据最坏的应用情况来量 化。下面的等式将 MOSFET 栅极阈值电压和漏极 dv/dt 关联起来： www.fairchildsemi.com
    分享到：
    赞 收藏

    相关推荐

    资料库

    开发技术

    共收录19306份资料，累计14个分类，关注成员有19位，主要包括：Actionscript,Javascript,PHP,VB,Perl,Delphi,Python,C#,C,Java,C++,Web开发,硬件开发,其它

    热门标签

    Actionscript Javascript PHP VB Perl Delphi Python C# C Java C++ Web开发 硬件开发 其它

    最新资料